国外电子与通信教材系列

下册

微电子电路

（第五版）

Microelectronic Circuits, Fifth Edition



[加] Adel S. Sedra
Kenneth C. Smith 著

周玲玲 蒋乐天 应忍冬 等译
徐国治 审校

電子工業出版社
Publishing House of Electronics Industry
http://www.phei.com.cn

国外电子与通信教材系列

微电子电路

（第五版）

（下册）

Microelectronic Circuits

Fifth Edition

［加］ Adel S. Sedra
Kenneth C. Smith 著

周玲玲 蒋乐天 应忍冬 等译
徐国治 审校

電子工業出版社
Publishing House of Electronics Industry
北京 · BEIJING

内 容 简 介

本书是电子和计算机工程专业的一本权威的经典教材。全书分为上下两册。上册主要内容包括：运算放大器，二极管，场效应晶体管，双极型晶体管，单级集成电路放大器，差分和多级放大器，反馈放大器，运算放大器和数据变换电路；下册主要内容包括：数字CMOS逻辑电路，寄存器和高级数字电路，滤波和调谐放大器，信号发生器和波形整形电路，输出级和功率放大器。

本书既可作为电子与计算机工程专业的教材，也适合作为其他相关领域工程师的自学参考书。

Copyright ©2004 by Oxford University Press, Inc.

This translation of Microelectronic Circuits, Fifth Edition, originally published in English in 2004, is published by arrangement with Oxford University Press, Inc., U.S.A.

Simplified Chinese translation edition Copyright © 2006 by Publishing House of Electronics Industry.

本书中文简体版专有出版权由美国Oxford University Press, Inc.授予电子工业出版社，未经许可，不得以任何方式复制或抄袭本书的任何部分。

版权贸易合同登记号　图字：01-2004-2232

图书在版编目（CIP）数据

微电子电路. 下册（第五版）/（加）塞德雷（Sedra, A. S.），（加）史密斯（Smith, K. C.）著；周玲玲等译.
北京：电子工业出版社，2006.7
（国外电子与通信教材系列）
书名原文：Microelectronic Circuits, Fifth Edition
ISBN 7-121-02671-6

Ⅰ.微...　Ⅱ.①塞...　②史...　③周...　Ⅲ.超大规模集成电路-教材　Ⅳ.TN47

中国版本图书馆CIP数据核字（2006）第051679号

责任编辑：周宏敏
印　　刷：北京市天竺颖华印刷厂
出版发行：电子工业出版社
　　北京市海淀区万寿路173信箱　邮编：100036
经　　销：各地新华书店
开　　本：787 × 1092　1/16　　印张：22.5　　字数：650千字
印　　次：2006年7月第1次印刷
定　　价：36.00元

凡购买电子工业出版社的图书，如有缺损问题，请向购买书店调换；若书店售缺，请与本社发行部联系。联系电话：（010）68279077。质量投诉请发邮件至zlts@phei.com.cn，盗版侵权举报请发邮件至dbqq@phei.com.cn。

序

2001年7月间，电子工业出版社的领导同志邀请各高校十几位通信领域方面的老师，商量引进国外教材问题。与会同志对出版社提出的计划十分赞同，大家认为，这对我国通信事业、特别是对高等院校通信学科的教学工作会很有好处。

教材建设是高校教学建设的主要内容之一。编写、出版一本好的教材，意味着开设了一门好的课程，甚至可能预示着一个崭新学科的诞生。20世纪40年代MIT林肯实验室出版的一套28本雷达丛书，对近代电子学科、特别是对雷达技术的推动作用，就是一个很好的例子。

我国领导部门对教材建设一直非常重视。20世纪80年代，在原教委教材编审委员会的领导下，汇集了高等院校几百位富有教学经验的专家，编写、出版了一大批教材；很多院校还根据学校的特点和需要，陆续编写了大量的讲义和参考书。这些教材对高校的教学工作发挥了极好的作用。近年来，随着教学改革不断深入和科学技术的飞速进步，有的教材内容已比较陈旧、落后，难以适应教学的要求，特别是在电子学和通信技术发展神速、可以讲是日新月异的今天，如何适应这种情况，更是一个必须认真考虑的问题。解决这个问题，除了依靠高校的老师和专家撰写新的符合要求的教科书外，引进和出版一些国外优秀电子与通信教材，尤其是有选择地引进一批英文原版教材，是会有好处的。

一年多来，电子工业出版社为此做了很多工作。他们成立了一个“国外电子与通信教材系列”项目组，选派了富有经验的业务骨干负责有关工作，收集了230余种通信教材和参考书的详细资料，调来了100余种原版教材样书，依靠由20余位专家组成的出版委员会，从中精选了40多种，内容丰富，覆盖了电路理论与应用、信号与系统、数字信号处理、微电子、通信系统、电磁场与微波等方面，既可作为通信专业本科生和研究生的教学用书，也可作为有关专业人员的参考材料。此外，这批教材，有的翻译为中文，还有部分教材直接影印出版，以供教师用英语直接授课。希望这些教材的引进和出版对高校通信教学和教材改革能起一定作用。

在这里，我还要感谢参加工作的各位教授、专家、老师与参加翻译、编辑和出版的同志们。各位专家认真负责、严谨细致、不辞辛劳、不怕琐碎和精益求精的态度，充分体现了中国教育工作者和出版工作者的良好美德。

随着我国经济建设的发展和科学技术的不断进步，对高校教学工作会不断提出新的要求和希望。我想，无论如何，要做好引进国外教材的工作，一定要联系我国的实际。教材和学术专著不同，既要注意科学性、学术性，也要重视可读性，要深入浅出，便于读者自学；引进的教材要适应高校教学改革的需要，针对目前一些教材内容较为陈旧的问题，有目的地引进一些先进的和正在发展中的交叉学科的参考书；要与国内出版的教材相配套，安排好出版英文原版教材和翻译教材的比例。我们努力使这套教材能尽量满足上述要求，希望它们能放在学生们的课桌上，发挥一定的作用。

最后，预祝“国外电子与通信教材系列”项目取得成功，为我国电子与通信教学和通信产业的发展培土施肥。也恳切希望读者能对这些书籍的不足之处、特别是翻译中存在的问题，提出意见和建议，以便再版时更正。

吴佑寿

中国工程院院士、清华大学教授

“国外电子与通信教材系列”出版委员会主任

出 版 说 明

进入21世纪以来，我国信息产业在生产和科研方面都大大加快了发展速度，并已成为国民经济发展的支柱产业之一。但是，与世界上其他信息产业发达的国家相比，我国在技术开发、教育培训等方面都还存在着较大的差距。特别是在加入WTO后的今天，我国信息产业面临着国外竞争对手的严峻挑战。

作为我国信息产业的专业科技出版社，我们始终关注着全球电子信息技术的发展方向，始终把引进国外优秀电子与通信信息技术教材和专业书籍放在我们工作的重要位置上。在2000年至2001年间，我社先后从世界著名出版公司引进出版了40余种教材，形成了一套“国外计算机科学教材系列”，在全国高校以及科研部门中受到了欢迎和好评，得到了计算机领域的广大教师与科研工作者的充分肯定。

引进和出版一些国外优秀电子与通信教材，尤其是有选择地引进一批英文原版教材，将有助于我国信息产业培养具有国际竞争能力的技术人才，也将有助于我国国内在电子与通信教学工作中掌握和跟踪国际发展水平。根据国内信息产业的现状、教育部《关于“十五”期间普通高等教育教材建设与改革的意见》的指示精神以及高等院校老师们反映的各种意见，我们决定引进“国外电子与通信教材系列”，并随后开展了大量准备工作。此次引进的国外电子与通信教材均来自国际著名出版商，其中影印教材约占一半。教材内容涉及的学科方向包括电路理论与应用、信号与系统、数字信号处理、微电子、通信系统、电磁场与微波等，其中既有本科专业课程教材，也有研究生课程教材，以适应不同院系、不同专业、不同层次的师生对教材的需求，广大师生可自由选择和自由组合使用。我们还将与国外出版商一起，陆续推出一些教材的教学支持资料，为授课教师提供帮助。

此外，“国外电子与通信教材系列”的引进和出版工作得到了教育部高等教育司的大力支持和帮助，其中的部分引进教材已通过“教育部高等学校电子信息科学与工程类专业教学指导委员会”的审核，并得到教育部高等教育司的批准，纳入了“教育部高等教育司推荐——国外优秀信息科学与技术系列教学用书”。

为做好该系列教材的翻译工作，我们聘请了清华大学、北京大学、北京邮电大学、南京邮电大学、东南大学、西安交通大学、天津大学、西安电子科技大学、电子科技大学、中山大学、哈尔滨工业大学、西南交通大学等著名高校的教授和骨干教师参与教材的翻译和审校工作。许多教授在国内电子与通信专业领域享有较高的声望，具有丰富的教学经验，他们的渊博学识从根本上保证了教材的翻译质量和专业学术方面的严格与准确。我们在此对他们的辛勤工作与贡献表示衷心的感谢。此外，对于编辑的选择，我们达到了专业对口；对于从英文原书中发现的错误，我们通过与作者联络、从网上下载勘误表等方式，逐一进行了修订；同时，我们对审校、排版、印制质量进行了严格把关。

今后，我们将进一步加强同各高校教师的密切关系，努力引进更多的国外优秀教材和教学参考书，为我国电子与通信教材达到世界先进水平而努力。由于我们对国内外电子与通信教育的发展仍存在一些认识上的不足，在选题、翻译、出版等方面的工作中还有许多需要改进的地方，恳请广大师生和读者提出批评及建议。

电子工业出版社

教材出版委员会

主　任	吴佑寿	中国工程院院士、清华大学教授
副主任	林金桐	北京邮电大学校长、教授、博士生导师
	杨千里	总参通信部副部长，中国电子学会会士、副理事长 中国通信学会常务理事、博士生导师
委　员	林孝康	清华大学教授、博士生导师、电子工程系副主任、通信与微波研究所所长 教育部电子信息科学与工程类专业教学指导分委员会委员
	徐安士	北京大学教授、博士生导师、电子学系主任
	樊昌信	西安电子科技大学教授、博士生导师 中国通信学会理事、IEEE 会士
	程时昕	东南大学教授、博士生导师
	郁道银	天津大学副校长、教授、博士生导师 教育部电子信息科学与工程类专业教学指导分委员会委员
	阮秋琦	北京交通大学教授、博士生导师 计算机与信息技术学院院长、信息科学研究所所长 国务院学位委员会学科评议组成员
	张晓林	北京航空航天大学教授、博士生导师、电子信息工程学院院长 教育部电子信息科学与电气信息类基础课程教学指导分委员会副主任委员 中国电子学会常务理事
	郑宝玉	南京邮电大学副校长、教授、博士生导师 教育部电子信息与电气学科教学指导委员会委员
	朱世华	西安交通大学副校长、教授、博士生导师 教育部电子信息科学与工程类专业教学指导分委员会副主任委员
	彭启琮	电子科技大学教授、博士生导师、通信与信息工程学院院长 教育部电子信息科学与电气信息类基础课程教学指导分委员会委员
	毛军发	上海交通大学教授、博士生导师、电子信息与电气工程学院副院长 教育部电子信息与电气学科教学指导委员会委员
	赵尔沅	北京邮电大学教授、《中国邮电高校学报（英文版）》编委会主任
	钟允若	原邮电科学研究院副院长、总工程师
	刘　彩	中国通信学会副理事长兼秘书长，教授级高工 信息产业部通信科技委副主任
	杜振民	电子工业出版社原副社长
	王志功	东南大学教授、博士生导师、射频与光电集成电路研究所所长 教育部高等学校电子电气基础课程教学指导分委员会主任委员
	张中兆	哈尔滨工业大学教授、博士生导师、电子与信息技术研究院院长
	范平志	西南交通大学教授、博士生导师、计算机与通信工程学院院长

译 者 序

《微电子电路》一书是电子、通信、电气和计算机工程专业电子电路核心课程的教材，同时对于那些想通过自学提高集成电路设计知识的工程师和其他技术人员也非常有用。

本书在详细阐述晶体管器件基本性能的基础上，侧重于模拟和数字电路的分析和设计。本书作者非常注重将新技术引入教材中，无论是晶体管器件和晶体管电路，还是 MOS 晶体管及其电路，它们都被作为首要内容加以阐述，这是因为 MOS 器件及 CMOS 工艺已经成为现代集成电路设计的主流。本书既重视基本电路的性能分析、工程估算，更重视电路的设计，每一章都有关于电路设计的例子，正如作者在前言中所述："本书的目的是使读者具有分析和设计电子电路的能力，包括模拟电路和数字电路、分立元件电路和集成电路。"

本书语言浅显，通俗易懂，对基本概念的阐述思路清晰，即使一些比较深奥的概念，作者也能娓娓道来，在表述基本概念的同时，还结合实际电路的设计，使得读者对基本概念的理解不仅仅停留在理论层面上，还具有了感性的认识。由于现代电路设计已经离不开计算机的帮助，作为电路设计工程师，掌握电路分析和设计用的计算机辅助工具已成必然，本书在这方面同样做得很出色，在每一章的最后都安排了 PSpice 仿真实例作为结束，体现了作者长期以来在电路分析和设计方面的经验积累。

本书的另一个特点是例题和习题非常丰富，通过例题可以加深对基本概念的理解，而大量的练习和习题对读者检验基本概念的掌握程度、加深基本概念的理解、牢记基本概念的要点都有积极的帮助作用。作者在教材编写方面具有丰富的经验，所挑选的例题以及大多数习题和练习都基于实际电路和实际电路设计中的应用，对读者而言，在解题的同时，也学会了如何解决实际的电路设计问题。

本书的前言、第 1 章至第 5 章主要由蒋乐天翻译；第 6 章和第 11 章由华颖翻译；第 7 章由俞子丰翻译；第 8 章由张骋元翻译；第 9 章、第 12 章、第 13 章、第 14 章和附录由周玲玲翻译，第 10 章和 1.7 节、4.10 节、5.10 节、9.7 节、9.8 节、9.9 节由应忍冬翻译；周玲玲对全书做了统一校订，最后由徐国治教授审阅了全书。

由于译者水平有限，书中难免有不妥和错误之处，敬请读者给予批评和指正。

前　言

《微电子电路》（第五版）是电气工程和计算机工程专业电子电路的核心课程教材，同时对于那些想通过自学掌握更多知识的工程师和其他技术人员也非常有用。

同前四版一样，本书的目的是使读者掌握分析和设计电子电路（包括模拟电路和数字电路，分立元件电路和集成电路）的能力。在涉及集成电路的应用时，重点放在晶体管电路的设计上。这是因为我们认为即使大多数读者不从事 IC 设计，但掌握一些 IC 芯片的知识将有助于合理和创造性地应用这些芯片。此外，由于 VLSI 技术和设计方法学的进步，越来越多的工程师可以接触到 IC 设计本身。

预修课程

学习本书内容的预修课程是电路分析。作为回顾，本书的附录中介绍了一些线性电路知识。具体而言，附录 B 是有关二端口网络参数的；附录 C 是关于一些有用的网络定理的；附录 D 总结了单时间常数电路；附录 E 讲解了 *s* 域分析。学习本书不需要具备很深入的电子物理知识，所有要讲述的器件的物理知识在书中均有介绍，附录 A 还对 IC 制造工艺做了简单描述。

本版新增内容

尽管保留了前四版的教学方法，然而第五版在组织和内容上还是做了一些修改。

1. 各章的组织结构如下：重要的必须涉及的内容放在前面，比较专业的内容放在后面。这可以使采用本书的教和学有相当的灵活性。
2. 对第 4 章和第 5 章进行了重写和更新，而且这两章内容相互之间完全独立。把有关 MOSFET 的一章放在前面完全是因为 MOSFET 现在在很多领域都是最重要的电子器件。但是如果需要，也可以将有关 BJT 的一章放在前面。此外，这两章的内容具有相同的结构，因此第二种器件的教和学会更加简单和快捷。
3. 为了使第一门课程更完整，第 4 章和第 5 章都包含了放大器和数字逻辑电路的内容。而且也包括了基本的共源（共发射极）放大器的频率响应内容。这对于有可能不选修第二门电子学课程的学生来说非常重要。
4. 增加了一章新内容，即集成电路（IC）放大器（第 6 章）。在这一章中，首先对 MOSFET 和 BJT 进行了全面的比较，给出了利用现代亚微米制造工艺得到的器件的典型参数值，并在例题、练习和章后习题中使用了这些参数。由于各种放大器组态都包含它的频率响应，这使得放大器频率响应的学习更加有趣，在某种程度上也更加简单。
5. 第 7 章（差分放大器和多级放大器）的内容也是重写的，该章最先给出的是 MOSFET 差分对，并对例题、练习和习题进行了扩展和更新，采用了反映现代亚微米技术的器件的参数值。
6. 第五版的重点是 MOSFET 电路。

7. 为了给更多的新内容留出篇幅，第五版去掉了一些已经不太流行的内容（如 JFET 和 TTL）和非常专业化的内容（如砷化镓器件和电路）。但是，这些内容可以在本书附带的光盘和网站上得到。
8. 为有助于读者学习和参考，第五版增加了许多总结性的表格。
9. 更新了练习、例题和章后习题，并且增加了数量和种类。
10. 重写了关于 SPICE 的内容，而且 SPICE 实例现在使用原理图输入。为了能够进一步进行仿真实验，在光盘和网站上提供了所有 SPICE 实例的相关文件。

光盘和网站

第五版（上册）附光盘一张，其中包含许多有用的补充材料，希望能够丰富读者学习的经历。具体内容包括：（1）OrCAD PSpice 9.2 学生版；（2）书中所有 SPICE 例题的输入文件；（3）链接本书网站，可以访问本书中每个插图的 PowerPoint 幻灯片，学生可以打印出来并带到课堂上以便于记笔记；（4）书中未包含的一些很专业的主题，包括：JFET、GaAs 器件和电路以及 TTL 电路。

本书有一个对应的网站（www.sedrasmith.org），其内容更新较快以求能够反映该领域的最新发展。主要包括所有 PSpice 实例的 SPICE 模型和文件，与感兴趣的业界和学术界网站的链接，以及与作者交流的信息中心。此外还包含一个与牛津大学出版社高等教育组的链接，从而使教师们可以得到完整的文本材料。

强调设计

我们认为教好电路设计的最好方法是指出在选择电路结构和为特定结构选择元件值时应该有各种折中或者权衡的考虑。第五版通过增加更多的设计实例、练习和章后习题来着重强调设计内容。那些关于“基于设计”的练习和章后习题前面都用 D 来表示。此外，本书采用了最有用的设计辅助工具 SPICE。

练习、习题和附加的有解答的习题

第五版共有 450 余个练习。每个练习的下面都给出了答案，学生可以根据这些练习检查是否理解了所学的内容。求解这些练习可以使读者了解对所学内容的掌握和理解程度。此外，第五版还给出了 1370 多道习题，其中大约三分之一是本版新增的习题。这些习题是针对各章的关键问题的，其难易程度用加星号的方法来表示：难题用一个星号（*）标注，更难的习题用两个星号标注（**），很难（和/或耗时）的习题用三个星号标注（***）。但是我们必须承认这样的分类并不准确，因为我们的分类无疑在某种程度上取决于我们的思维（或情绪）。附录 H 中大约包含一半习题的答案。所有练习和习题的完整解答在教师手册中提供，采用本书的教师可以从出版商那里获得教师手册。

与前面四个版本一样，第五版中包含了许多例题。这些例题以及大多数习题和练习都基于实际电路和实际电路设计中碰到的应用。第五版仍然在许多例子的插图中使用数字来标注解答步骤，希望此举能够增加课堂教学的互动性。

使用早期版本的学生曾多次提出需要一本习题解答。为了满足这个要求，第五版提供了一本有解答的关于习题的书（可参见后面关于辅导书的介绍）。

第五版内容概要

第 1 章简单介绍电子学的基本概念。其中介绍了信号、信号频谱以及信号的模拟形式和数字形式。放大器作为模块电路构件来介绍，并且分析了不同类型的放大器及其模型。本章根据电压传输特性定义了数字电路的基本单元——数字逻辑反相器，讨论了利用电压和电流开关得到的反相器的不同实现方法。此外，本章还给出了本书采用的术语和符号的含义。

接下来的四章主要讲解电子器件和基本电路。第 2 章讨论运算放大器及其端口特性、简单应用和限制条件。我们比较早地把运算放大器作为模块电路来讨论是因为它比较容易处理，学生可以用运算放大器做实验，通过完成一些重要的应用获得一种成就感。我们发现这种方法会极大地激发学生的兴趣。但是，我们也要指出，本章的部分内容或者全部内容都可以暂时跳过，留待后面再学习（例如，与第 7 章、第 8 章和/或第 9 章相结合），这样做不会影响内容的连读性。

第 3 章介绍最基本的电子器件——*pn* 结二极管。内容包括二极管端口特性、各种层次的模型和基本电路应用。为了理解二极管的工作原理（同样也是 MOSFET 和 BJT 的工作原理），第五版对半导体和 *pn* 结做了简明而重点突出的介绍。这部分内容放在本章的结尾处（见 3.7 节），在电子物理学中已经学过相关内容的读者可以部分或全部地跳过该内容。

第 4 章和第 5 章分别讨论两类主要的电子器件——MOS 场效应管（MOSFET）和双极型晶体管（BJT）。这两章具有相同的结构并且互相独立，先学习哪一章都可以。这两章都以器件结构和器件的工作原理开始，然后引出端口特性的描述。通过大量的晶体管直流电路的例子使读者能够比较深入地熟悉作为电路元件的晶体管的运行特性。接下来介绍基本共源（共发射极）电路的大信号工作性能，分析器件作为线性放大器的工作区以及作为开关的工作区。不同区域需要对晶体管进行相应偏置来得到，因此引出了偏置方法的内容。此处的偏置方法主要针对分立元件电路，关于 IC 偏置方法的介绍见第 6 章。接下来，介绍小信号工作原理以及小信号模型的推导和分立元件放大器的基本组态。由于晶体管内部电容对高频性能的影响，从而引出了晶体管的高频等效电路模型，该模型可用来确定共源（共发射极）放大器的高频响应，同时也介绍了由耦合电容和旁路电容引起的低频响应。此后介绍了基本数字逻辑反相器电路。这两章都以 SPICE 中使用的晶体管模型和使用 PSpice 的电路仿真实例作为结束。应该指出，第 4 章和第 5 章是电子学第一门课程的基本内容。

第 6 章到第 10 章介绍模拟和数字集成电路。第 6 章首先对 MOSFET 和 BJT 的特性进行了全面描述和比较，并在比较时利用了现代制造工艺技术得到的器件的典型参数值。接下来有条理地介绍了 IC 放大器设计中采用的偏置方法（见 6.3 节）、放大器高频响应的背景知识（见 6.4 节）和单级 IC 放大器的不同组态。对于每一种情况，首先给出 MOS 电路。一些晶体管对组态（如 Cascode 电路和达林顿电路）通常也被作为单级电路来对待。每一节都包含特定放大器组态的高频响应的内容。我们相信将高频响应的学习嵌入到每一节中比传统的将所有频率响应的内容放到后面要好。同其他各章一样，我们把更专业的内容放在本章后半部分讲解，其中包括高性能的镜像电流源和电流源的概念，这样使读者在第一遍阅读时可以跳过其中一些内容。本章为模拟 IC 设计的深层次的学习奠定了很好的基础。

第 7 章介绍 IC 放大器，其中重点强调两个主要的放大器——差分放大器和多级放大器。这一章也首先讲解 MOSFET 差分对。频率响应则是在需要的地方讨论，包括在多级放大器的两个例子中。

第 8 章介绍重要的反馈内容。给出了负反馈的实际电路应用，此外还详细讨论了反馈放大器

的稳定性问题及频率补偿的内容。

第 9 章集成了前面三章介绍的模拟 IC 设计内容，并将它应用于两个主要的模拟 IC 功能块的分析和设计中，这两个模块是运算放大器和数据转换电路。本章既分析了 CMOS 运算放大器，也分析了双极型运算放大器。其中数据转换电路的内容为第 10 章数字 CMOS 逻辑电路的学习架设了桥梁。

第 10 章的内容建立在 4.10 节介绍的 CMOS 逻辑电路的基础之上，讲解了包括静态和动态 CMOS 逻辑电路的一些精选内容，这些内容使第二部分的模拟和数字 IC 的学习更加完整。

第 11 章介绍数字电路。具体而言，讲解存储器以及相关电路，如锁存器、触发器以及单稳态、双稳态和多谐振荡器。此外，还讲解了两个比较专业但却很重要的数字电路技术：射极耦合逻辑（ECL）和 BiCMOS。第 10 章和第 11 章与前面介绍的关于数字电路的内容可以为读者学习后续数字 IC 设计和 VLSI 电路课程提供很好的准备。

接下来的两章（即第 12 章和第 13 章）是基于应用和系统的内容。第 12 章主要讲解模拟滤波器的设计和调谐放大器。第 13 章介绍正弦波振荡器、波形发生器以及其他非线性信号处理电路。

本书最后一章（即第 14 章）讲解不同类型的放大器输出级电路。这一章将介绍与散热有关的设计并给出了许多 IC 功率放大器的实例。

8 个附录中包含了许多有用的背景知识和补充材料。我们希望读者能够特别关注附录 A，因为该附录概括了包括 IC 版图设计在内的 IC 制造工艺的重要内容。

课程组织

本书的内容可以用于两个学期课程的教学（每个学期 40 ~ 50 课时）。本书的组织为课程设计提供了很大的灵活性。下面我们给出了两门课程安排的建议。

第一门课程

第一门课程显然要包括第 1 章到第 5 章的内容。但是，如果时间有限，可以将下面的内容部分或全部推迟到第二门课程中讲解：1.6 节，1.7 节，2.6 节，2.7 节，2.8 节，3.6 节，3.8 节，4.8 节，4.9 节，4.10 节，4.11 节，5.8 节，5.9 节和 5.10 节；此外，也可以在这门课程中去掉第 2 章。可以把精力主要集中在 MOSFET 的内容（第 4 章）上，然后只介绍部分（或较快地介绍）BJT 的内容（第 5 章）；还可以介绍第 5 章的全部内容和第 4 章的一部分内容，但是我们不推荐这样做。另外一种选择是略去 1.7 节、4.10 节和 5.10 节，整个课程全部作为模拟电路来介绍；同样，第一门课程也可以基于数字内容讲解，其中包括以下内容：1.1 节，1.2 节，1.3 节，1.4 节，1.7 节，1.8 节，3.1 节，3.2 节，3.3 节，3.4 节，3.7 节，4.1 节，4.2 节，4.3 节，4.4 节，4.10 节，4.12 节，5.1 节，5.2 节，5.3 节，5.4 节，5.10 节，5.11 节，第 10 章的全部和第 11 章中精选出来的内容。此外，如果时间允许，介绍一下第 2 章中关于运算放大器的内容也非常有用。

第二门课程

第二门课程最好从第 6 章开始，其中，6.2 节可以作为 MOSFET 和 BJT 特性的回顾。理想情况下，第二门课程应包括第 6 章到第 10 章（当然，假设第一门课程包括第 1 章到第 5 章）。如果时间较短，那么第 10 章可以推迟到后续的关于数字电路的课程中讲解或者去掉第 6 章到第 9 章中的某些节。一种选择是不重点介绍双极型电路，因此可以略去第 6 章、第 7 章和第 9 章中双极型的部分内容或全部内容。另一种选择是减少反馈的内容（见第 8 章）。此外，第二门课程中也可以略去数据转换电路的内容。对于第 9 章，可能只需要包含 CMOS 运算放大器的内容。还有一

种可能是将第 6 章到第 10 章的部分内容用第 11 章到第 14 章中的精选内容来代替。例如，如果第二门课程全部都是讲模拟内容的，那么就可以用第 13 章到第 14 章中的一些内容来替换第 10 章。

辅导材料

本书还提供了一套完整的辅导材料对课程学习提供支持。

教师用辅助材料

教师手册（“*Instructor's Manual with Transparency Masters*”）给出了每章所有练习及习题的解答，此外还包含 200 张幻灯片，这些幻灯片是课上经常使用的图片的副本。

一套透明幻灯片，包含本书最重要的 200 张图片。

一张 PowerPoint 光盘，其中包含了本书中所有插图的幻灯片以及对应的说明。

学生和教师用辅助材料

每本书附带的光盘包含所有含有 SPICE 输入文件的正文内容、一个学生版的 OrCAD PSpice 9.2 Lite 版、一个链接到本书插图和补充内容网站的网址。

由 Kenneth C. Smith（KC）编著的 *Laboratory Explorations for Microelectronic Circuits, 5th edition* 包含本书中一些重要内容的实验和指导。

由 Kenneth C. Smith（KC）编写的 *KC's Problems and Solutions for Microelectronic Circuits,5th edition* 包含数百道附加习题以及完整解答，可以满足学生进一步练习之需。

由 McGill 大学的 Gordon Roberts 和 Adel Sedra 编著的 *SPICE, 2nd edition* 提供了 SPICE 的详细内容以及在本书电路分析和设计中的应用。

致谢

本书第五版中所做的许多修改是在得到使用第四版的教师的反馈信息后进行的。我们非常感谢那些花时间写信给我们的人。此外，以下的评阅人对第四版提出了许多意见和修改建议，这些都已经体现在修订当中，在此向他们表达最真诚的谢意。他们是：Maurice Aburdene（Bucknell 大学），Patrick L. Chapman（伊利诺大学 Urbana-Champaign 分校），Artice Davis（圣何塞州立大学），Paul M. Furth（新墨西哥州立大学），Roobik Gharabagi（圣路易斯大学），Reza Hashemian（北伊利诺大学），Ward J. Helms（华盛顿大学）Hsiung Hsu（俄亥俄州立大学），Marian Kazimierczuk（Wright 州立大学），Roger King（Toledo 大学），Robert J. Krueger（Wisconsin-Milwaukee 大学），Un-Ku Moon（Oregon 州立大学），John A. Ringo（华盛顿州立大学），Zvi S. Roth（佛罗里达 Atlantic 大学），Mulukutla Sarma（东北大学），John Scalzo（路易斯安纳州立大学），Ali Sheikholeslami（多伦多大学），Pierre Schmidt（佛罗里达国际大学），Charles Sullivan（达特默思学院），Gregory M. Wierzba（密西根州立大学），以及 Alex Zaslavsky（布朗大学）。

我们也要感谢许多同事和朋友，他们提出了很多有用的建议，他们是：Anthony Chan-Carusone（多伦多大学），Roman Genov（多伦多大学），David Johns（多伦多大学），Ken Martin（多伦多大学），Wai-Tung Ng（多伦多大学），Khoman Phang（多伦多大学），Gordon Roberts（McGill 大学），Ali Sheikholeslami（多伦多大学）。

此外还要感谢前四版的评阅人，他们是：Michael Bartz（Memphis 大学）；Roy H. Cornely（新泽西理工学院），Dale L. Critchlow（佛蒙特大学），Steven de Haas（加利福尼亚州立大学萨克拉门

托分校），Eby G. Friedman（Rochester 大学），Rhett T. George（Jr., Duke 大学），Richard Hornsey（York 大学），Robert Irvine（加利福尼亚州立大学 Pamona 分校），John Khoury（哥伦比亚大学），Steve Jantzi（Broadcom 公司），Jacob B. Khurgin（Johns Hopkins 大学），Joy Laskar（乔治亚理工大学），David Luke（New Brunswick 大学），Bahram Nabet（Drexel 大学），Dipankar Nagchoudhuri（印度理工学院），David Nairn［模拟器件公司（AD 公司）］，Joseph H. Nevin（辛辛那提大学），Rabin Raut（Concordia 大学），Richard Schreier［模拟器件公司（AD 公司）］，Dipankar Sengupta（皇家墨尔本理工学院），Michael L. Simpson（Tennessee 大学），Karl A. Spuhl（华盛顿大学），Daniel van der Weide（Delaware 大学）。

许多人都对本版做出了很大贡献。多伦多大学的 Anas Hamoui 在本版的组织和内容的成形上发挥了重要作用，此外他还编写了 SPICE 几节。多伦多大学的 Olivier Trescases 进行了 SPICE 仿真工作。AD 公司的 Richard Schreier 帮我们确定了封面照片[①]。多伦多大学的 Wai-Tung Ng 重写了附录 A。McGill 大学的 Gordon Roberts 允许我们使用 Roberts 和 Sedra 编写的 SPICE 书中的一些例子。Mandana Amiri, Karen Kozma, Shahriar Mirabbasi, Roberto Rosales, Jim Somers 和 John Wilson 在准备教师和学生用辅助材料方面都给予了很大帮助。Jennifer Rodrigues 输入了所有的修订内容。Laura Fujino 帮助我们准备了索引内容从而使我们能够把精力集中于正文的写作。对所有这些朋友和同事，我们在此一并表示感谢。

我们还要感谢 Cadence Design Systems 公司，感谢他们允许牛津大学出版社随本书附带 OrCad 系列 9.2 Lite 版软件。感谢 AD 公司的 John Geen 提供了封面照片以及感谢 Tom McElwee（TWM 研究中心）。

牛津大学出版社的许多工作人员对第五版和各种辅导书的出版做出了很多贡献。我们特别要感谢 Barbara Wasserman，Liza Murphy，Mary Beth Jarrad，Mac Hawkins，Barbara Brown，Cathleen Bennett，Celeste Alexander，Chris Critelli，Eve Siegel，Mary Hopkins，Jeanne Ambrosio，Trent Haywood，Jennifer Slomack，Ned Escobar，Jim Brooks，Debbie Agee，Sylvia Parrish，Lee Rozakis，Kathleen Kelly，Sheridan Orr 和 Kerry Cahill。

我们特别要向牛津大学出版社的 Chris Rogers 表达我们的感谢。我们也要感谢市场和销售主任 Scott Burns 提出的许多创造性想法。我们还从以前的编辑和朋友 Peter Gordon 处得到了许多支持和意见。Peter 离开后，该项目就由我们现在的编辑 Danielle Christensen 主持。编辑部、设计和生产部主任 Elyse Dubin 为确保本书能够在设计和生产的不同阶段得到最大可能的关注发挥了关键作用。

能够使该书及时出版以及达到如此好的质量的究竟是谁呢？她就是我们的主编 Karen Shapiro，我们在这里对她深表谢意。我们同样要感谢我们的家人，感谢他们的支持和理解。

Adel S. Sedra
Kenneth C. Smith

① 指的是英文原书的封面照片。——编者注

目　录

第 10 章　数字 CMOS 逻辑电路 …… 1

引言 …… 1

10.1　数字电路设计：概述 …… 1

10.1.1　数字 IC 技术和逻辑电路系列 …… 1

10.1.2　逻辑电路特性 …… 3

10.1.3　数字系统的设计风格 …… 5

10.1.4　设计抽象与计算机辅助设计 …… 5

10.2　CMOS 反相器设计与性能分析 …… 6

10.2.1　电路结构 …… 6

10.2.2　静态工作 …… 6

10.2.3　动态工作 …… 8

10.2.4　动态功耗 …… 11

10.3　CMOS 逻辑门电路 …… 12

10.3.1　基本结构 …… 12

10.3.2　二输入或非门 …… 15

10.3.3　二输入与非门 …… 15

10.3.4　复杂门 …… 15

10.3.5　从 PDN 得到 PUN（或从 PUN 得到 PDN） …… 16

10.3.6　异或函数 …… 17

10.3.7　设计方法总结 …… 18

10.3.8　确定晶体管尺寸 …… 18

10.3.9　扇入与扇出对传播延迟的影响 …… 21

10.4　伪 NMOS 逻辑电路 …… 21

10.4.1　伪 NMOS 反相器 …… 21

10.4.2　静态特性 …… 22

10.4.3　VTC 的推导 …… 23

10.4.4　动态工作特性 …… 25

10.4.5　设计 …… 26

10.4.6　门电路 …… 26

10.4.7　最后的说明 …… 27

10.5　传输晶体管逻辑电路 …… 28

10.5.1　基本设计要求 …… 29

10.5.2　作为开关工作的 NMOS 晶体管 …… 30

10.5.3 作为开关的 CMOS 传输门 …… 33
10.5.4 传输晶体管逻辑电路举例 …… 35
10.5.5 最后的说明 …… 36
10.6 动态逻辑电路 …… 36
10.6.1 基本原理 …… 37
10.6.2 非理想效应 …… 38
10.6.3 多米诺 CMOS 逻辑 …… 40
10.6.4 最后的说明 …… 41
10.7 SPICE 仿真实例 …… 41
小结 …… 44
习题 …… 45

第 11 章 存储器与高级数字电路 …… 53

引言 …… 53
11.1 锁存器与触发器 …… 53
11.1.1 锁存器 …… 53
11.1.2 SR 触发器 …… 54
11.1.3 SR 触发器的 CMOS 实现 …… 55
11.1.4 时钟 SR 触发器的简单 CMOS 实现 …… 57
11.1.5 D 触发器电路 …… 58
11.2 多谐振荡器电路 …… 60
11.2.1 CMOS 单稳态电路 …… 60
11.2.2 非稳态电路 …… 63
11.2.3 环形振荡器 …… 64
11.3 半导体存储器的类型与结构 …… 65
11.3.1 存储器芯片构架 …… 66
11.3.2 存储器芯片时序 …… 67
11.4 随机存储器（RAM）单元 …… 68
11.4.1 静态存储器单元 …… 68
11.4.2 动态存储器单元 …… 72
11.5 读放大器与地址译码器 …… 74
11.5.1 读放大器 …… 74
11.5.2 行地址译码器 …… 78
11.5.3 列地址译码器 …… 80
11.6 只读存储器（ROM） …… 81
11.6.1 MOS 只读存储器（ROM） …… 81
11.6.2 掩膜可编程 ROM …… 83
11.6.3 可编程 ROM（PROM 和 EPROM） …… 83
11.7 射极耦合逻辑（ECL） …… 85
11.7.1 基本原理 …… 86

11.7.2 ECL 系列 …… 86
11.7.3 基本门电路 …… 87
11.7.4 电压传输特性 …… 89
11.7.5 扇出 …… 93
11.7.6 工作速度与信号传输速度 …… 93
11.7.7 功率损耗 …… 94
11.7.8 温度效应 …… 94
11.7.9 线或（wired-OR）能力 …… 96
11.7.10 最后的说明 …… 96
11.8 BiCMOS 数字电路 …… 97
11.8.1 BiCMOS 反相器 …… 97
11.8.2 动态特性 …… 99
11.8.3 BiCMOS 逻辑门 …… 99
11.9 SPICE 仿真实例 …… 100
小结 …… 105
习题 …… 106

第 12 章 滤波器与调谐放大器 …… 114

引言 …… 114
12.1 滤波器传输、分类和规范 …… 114
12.1.1 滤波器传输 …… 114
12.1.2 滤波器分类 …… 115
12.1.3 滤波器规范 …… 115
12.2 滤波器传输函数 …… 117
12.3 巴特沃斯与切比雪夫滤波器 …… 120
12.3.1 巴特沃斯滤波器 …… 120
12.3.2 切比雪夫滤波器 …… 124
12.4 一阶和二阶滤波器函数 …… 126
12.4.1 一阶滤波器 …… 127
12.4.2 二阶滤波器函数 …… 127
12.5 二阶 LCR 谐振器 …… 134
12.5.1 谐振器的极点 …… 134
12.5.2 传输零点的实现 …… 135
12.5.3 低通传输函数的实现 …… 135
12.5.4 高通传输函数的实现 …… 136
12.5.5 带通传输函数的实现 …… 137
12.5.6 陷波函数的实现 …… 137
12.5.7 全通函数的实现 …… 138
12.6 基于电感替代的二阶有源滤波器 …… 139
12.6.1 Antoniou 电感模拟电路 …… 139

12.6.2 运算放大器 RC 谐振器 …… 140
12.6.3 各种类型滤波器的实现 …… 141
12.6.4 全通滤波器电路 …… 145
12.7 基于双积分环结构的二阶有源滤波器 …… 146
12.7.1 双积分环双二次函数的推导 …… 146
12.7.2 电路实现 …… 147
12.7.3 另一种双积分环双二次电路 …… 149
12.7.4 最后的说明 …… 150
12.8 带单级放大的双二次有源滤波器 …… 151
12.8.1 反馈环的合成 …… 151
12.8.2 输入信号的接入 …… 153
12.8.3 等效反馈环路的产生 …… 154
12.9 灵敏度 …… 157
12.9.1 最后的说明 …… 159
12.10 开关电容滤波器 …… 159
12.10.1 基本原理 …… 159
12.10.2 实际电路 …… 161
12.10.3 最后的说明 …… 164
12.11 调谐放大器 …… 164
12.11.1 基本原理 …… 164
12.11.2 电感损耗 …… 166
12.11.3 变压器的使用 …… 167
12.11.4 多级调谐放大器 …… 168
12.11.5 cascode 和 CC-CB 级联电路 …… 168
12.11.6 同步调谐 …… 169
12.11.7 参差调谐 …… 170
12.12 SPICE 仿真实例 …… 173
小结 …… 177
习题 …… 178

第 13 章 信号发生器与波形整形电路 …… 186

引言 …… 186
13.1 正弦波振荡器的基本原理 …… 186
13.1.1 振荡器反馈环 …… 186
13.1.2 振荡判定条件 …… 187
13.1.3 非线性幅度控制 …… 188
13.1.4 实现幅度控制的通用限幅器电路 …… 189
13.2 运算放大器 RC 振荡器电路 …… 191
13.2.1 文氏电桥振荡器 …… 191
13.2.2 移相振荡器 …… 193

13.2.3 正交振荡器 …… 194
13.2.4 有源滤波调谐振荡器 …… 195
13.2.5 最后的说明 …… 196
13.3 LC 振荡器与晶体振荡器 …… 197
13.3.1 LC 调谐振荡器 …… 197
13.3.2 晶体振荡器 …… 199
13.4 双稳态多谐振荡器 …… 201
13.4.1 反馈环 …… 201
13.4.2 双稳态电路的传输特性 …… 202
13.4.3 双稳态电路的触发 …… 204
13.4.4 作为存储器元件的双稳态电路 …… 204
13.4.5 具有同相传输特性的双稳态电路 …… 204
13.4.6 作为比较器应用的双稳态电路 …… 205
13.4.7 更精确的输出电平 …… 207
13.5 基于非稳态多谐振荡器实现的方波和三角波发生器 …… 207
13.5.1 非稳态多谐振荡器的工作原理 …… 208
13.5.2 三角波信号的产生 …… 210
13.6 标准脉冲发生器——单稳态多谐振荡器 …… 211
13.7 集成电路计时器 …… 213
13.7.1 555 电路 …… 213
13.7.2 采用 555 计时器实现的单稳态多谐振荡器 …… 214
13.7.3 采用 555 芯片的非稳态多谐振荡器 …… 215
13.8 非线性波形整形电路 …… 217
13.8.1 断点法 …… 218
13.8.2 非线性放大法 …… 219
13.9 精密整流电路 …… 220
13.9.1 精密半波整流器——超二极管 …… 221
13.9.2 另一种电路 …… 221
13.9.3 应用——交流电压测量 …… 222
13.9.4 精密全波整流器 …… 223
13.9.5 精密桥式整流器在仪表中的应用 …… 225
13.9.6 精密峰值检波器 …… 225
13.9.7 带缓冲的精密检波器 …… 226
13.9.8 精密钳位电路 …… 226
13.10 SPICE 仿真实例 …… 227
小结 …… 231
习题 …… 231
第 14 章 输出级与功率放大器 …… 241
引言 …… 241

14.1 输出级的分类 …… 241
14.2 A 类输出级 …… 242
14.2.1 传输特性 …… 242
14.2.2 信号波形 …… 244
14.2.3 功耗 …… 244
14.2.4 功率转换效率 …… 245
14.3 B 类输出级 …… 246
14.3.1 电路工作原理 …… 246
14.3.2 传输特性 …… 246
14.3.3 功率转换效率 …… 247
14.3.4 功耗 …… 248
14.3.5 减小交越失真 …… 250
14.3.6 单电源工作 …… 250
14.4 AB 类输出级 …… 251
14.4.1 电路工作原理 …… 251
14.4.2 输出电阻 …… 252
14.5 AB 类电路的偏置 …… 253
14.5.1 二极管偏置 …… 253
14.5.2 V_{BE} 电压倍增器偏置 …… 255
14.6 BJT 功率管 …… 257
14.6.1 结温 …… 257
14.6.2 热阻 …… 257
14.6.3 功耗与温度 …… 258
14.6.4 晶体管外壳与散热器 …… 259
14.6.5 BJT 的安全工作区 …… 261
14.6.6 功率管的参数值 …… 262
14.7 各种不同结构的 AB 类电路 …… 262
14.7.1 输入射极跟随器的使用 …… 262
14.7.2 复合管的使用 …… 263
14.7.3 短路保护 …… 265
14.7.4 热停止 …… 266
14.8 集成功率放大器 …… 267
14.8.1 固定增益的集成功率放大器 …… 267
14.8.2 功率运算放大器 …… 270
14.8.3 桥式放大器 …… 271
14.9 MOS 功率晶体管 …… 272
14.9.1 MOS 功率管的结构 …… 272
14.9.2 MOSFET 功率管的特性 …… 273
14.9.3 温度效应 …… 274
14.9.4 与 BJT 的比较 …… 275

14.9.5 MOSFET 实现的 AB 类输出级 …… 275
14.10 SPICE 仿真实例 …… 276
小结 …… 280
习题 …… 281
附录 A VLSI 制造技术 …… 288
附录 B 二端口网络参数 …… 300
附录 C 一些有用的网络定理 …… 306
附录 D 单时间常数电路 …… 311
附录 E s 域分析——极点、零点和波特图 …… 326
附录 F 参考文献 …… 332
附录 G 标准电阻值与单位前缀 …… 334
附录 H 部分习题答案 …… 336

第 10 章　数字 CMOS 逻辑电路

引言

本章讨论 CMOS 逻辑电路。CMOS 是最流行的数字系统的实现技术。其体积小、易于制造以及 MOSFET 功耗小的特点使得它能够被制成集成度极高的逻辑和存储芯片。我们将在第 11 章中讨论。

这一章的开始是概述，目的是给出本章和下一章将介绍的内容的发展前景。然后基于第 4 章介绍的 CMOS 反相器全面讨论它的分析与设计。该内容将被应用到数字逻辑电路的设计中，另外，我们还将介绍两类经常用在特殊应用场合的电路（即伪 NMOS 逻辑电路和传输晶体管逻辑电路）。

为了进一步减少功率损耗和提高性能（工作速度），人们采用了动态 MOS 技术。相关内容将在 10.6 节介绍，本章最后以 SPICE 的仿真实例结束。

概括地讲，本章给出了 CMOS 数字集成电路设计的全面和深入的介绍，这也许是最重要的电子电路领域（从产量和社会影响方面来讲）。为了从本章的内容中获得最大收益，要求读者要非常熟悉 CMOS 晶体管。因此，建议复习一下第 4 章的内容，特别需要认真阅读 4.10 节。

10.1　数字电路设计：概述

本节以 1.7 节给出的数字电路为基础并对该主题做一个概括性的介绍。我们讨论当前正被使用的不同的逻辑电路系列和技术，考虑用来描述工作特性和逻辑电路性能的参数，最后提一下数字系统设计的不同风格。

10.1.1　数字 IC 技术和逻辑电路系列

图 10.1 所示的是现在使用的主要 IC 技术和逻辑电路系列。我们需要对逻辑电路系列的概念做些解释。同一系列的各电路采用相同的工艺，具有相似的电路结构并且呈现相同的基本特性。每一个逻辑系列都有一些优点和缺点。在传统的设计风格中，人们会选择一个特定的逻辑系列（比如 TTL，CMOS 或 ECL）并试图在系统中尽可能多地使用相同系列的电路模块（封装）。采用这种方法时，不同电路模块之间的互连相对直接。从另一方面看，如果使用不同系列的电路模块，则设计者必须设计合适的接口电路。使用哪种逻辑系列是根据逻辑灵活性、工作速度、可提供的功能复杂度、噪声容限、工作温度范围、功率损耗和价格来选择的。我们将在本章和下一章讨论其中一些因素。首先，我们简单地评述图 10.1 所列出的 4 种工艺技术。

CMOS　尽管它是 4 种工艺中的一种，但图中所示并不代表逻辑电路市场份额的分配：CMOS 是数字逻辑设计中占主导地位的集成电路工艺。如前所述，CMOS 已经取代了早期 VLSI 电路设计使用的 NMOS 工艺（20 世纪 70 年代）。其原因有许多，最主要的是 CMOS 电路的功耗极低。CMOS 也已经取代了双极型工艺从而成为数字系统设计的当然选择，它所能达到的集成度（集成电路封装密度）以及一些应用是双极型工艺所无法实现的。此外，CMOS 还在继续发展，而双极型数字电路工艺已经没有多少创新了。下面列出了在数字系统中 CMOS 取代双极型工艺的几个原因。



图 10.1 数字 IC 技术和逻辑电路系列

1. CMOS 逻辑电路比双极型逻辑电路消耗的能量少得多，因此与双极型工艺相比，能够在一个芯片里集成更多的 CMOS 电路。我们将在后面几节给出更多关于功率损耗的讨论。
2. MOS 晶体管的高输入阻抗使得设计者能够在逻辑和存储电路里利用存储电荷的方法存放临时信息。在双极型电路中不能使用这种技术。
3. MOS 晶体管的特征尺寸（比如最小沟道长度）近年来有很大的减小，根据最近的报道，有些设计可使用沟道长度小到 0.06 μm 的晶体管。这就允许采用非常紧凑的电路封装，这意味着具有非常高的集成度。

在各种形式的 CMOS 工艺中，基于 4.10 节介绍的 CMOS 反相器的电路实现采用得最广泛。无论在小规模集成电路（SSI，每个芯片 1~10 个门）还是在中规模集成电路（MSI，每个芯片 10~100 个门）中，都可以在印刷板上装配成的数字系统中找到它们。更有意义的是，CMOS 还被用于 VLSI 逻辑（每个芯片上有百万个门）和存储器电路的设计中。在有些应用中，互补 CMOS 电路作为其他一到两种 MOS 逻辑电路形式的补充，它们是“伪 NMOS”逻辑（这样叫是因为它的结构和 NMOS 类似）和传输晶体管逻辑，这两种电路都会在本章讨论。

第四种类型的 CMOS 逻辑电路使用动态技术得到更高的电路工作速度，同时保持功耗非常低。动态 CMOS 工艺代表了一个正在变得越来越重要的领域。最后，我们将在第 11 章详细讨论将 CMOS 技术应用于存储芯片的设计。

双极型 有两类基于双极型晶体管的逻辑系列现在还有一些应用：TTL 和 ECL。晶体管-晶体管逻辑（TTL 或 T^2L）是一个被广泛使用了很多年的逻辑电路系列。它的衰落是从 VLSI 时代的到来开始的。但 TTL 电路的制造商曾经通过引入低功耗和高速版本的电路来竞争。那些新的电路版本通过避免 BJT 进入饱和并避免饱和晶体管的缓慢关闭过程来得到高的工作速度。这些非饱和版本的 TTL 电路使用 3.8 节讨论的肖特基二极管并被称为肖特基 TTL 或类似的名字。尽管做了这些努力，TTL 还是没能成为现在主要的逻辑电路系列，本书将不予以介绍。

现在使用的另一种类型的双极型逻辑电路系列是发射极耦合逻辑（ECL）。它是基于 1.7 节讨论的用电流开关实现的反相器。基本的 ECL 单元是第 7 章介绍的 BJT 差分对。由于 ECL 基本上是电流驱动逻辑，因此也被称为“电流模式逻辑”（CML），它不存在晶体管饱和，因此可以实现非常高的工作速度。事实上，在市场上可得到的所有逻辑电路系列中，ECL 是最快的。ECL 还被用于设计高速 VLSI 电路，但设计者需要接受高的功率损耗和大的硅片面积。因此，ECL 被认为是一个重要的特殊技术，我们将在第 11 章对其进行简单的讨论。

BiCMOS BiCMOS 组合了 BJT 的高速度（因为它们固有的高跨导）和 CMOS 的低功耗及其他优点。与 CMOS 一样，BiCMOS 可以在同一个芯片上实现模拟和数字电路（参考第 6 章讨论的模拟 BiCMOS 电路）。现在，BiCMOS 电路在一些特殊应用方面具有很大优势，比如，在存储器

芯片中 BiCMOS 作为高速容性电流驱动器的高性能满足了更复杂的工艺要求。第 11 章将简要地讨论 BiCMOS。

Gallium Arsenide (GaAs)　GaAs 的载流子迁移率非常高，因此具备非常高的工作速度。这一点已在一些使用 GaAs 的数字电路里体现出来。但需要指出的是，GaAs 还只是一种“新兴技术”，它体现出很大潜力，但还没有商品化。正因如此，它也不在本书的讨论之列。但是本书附带的光盘和相应网站上提供了很多的 GaAs 器件和电路，其中包括数字电路。

10.1.2　逻辑电路特性

下面几个参数常被用来描述一个逻辑电路系列的工作性能。

噪声容限　逻辑电路系列的静态工作特性是用其基本反相器的电压转移特性曲线（VTC）描述的。图 10.2 显示了一个电压转移特性曲线和它的 4 个参数：V_{OH}，V_{OL}，V_{IH} 和 V_{IL}。注意，V_{IH} 和 V_{IL} 定义为 VTC 上斜率等于–1 的点。同样要指出的是：门限电压 V_M 或我们常叫的 V_{th} 是 $v_O = v_I$ 的点。回顾一下我们在 1.7 节讨论过的一般形式的 VTC、4.10 节 CMOS 反相器的实际的 V_{TC} 和 5.10 节 BJT 的 VTC。



图 10.2　逻辑反相器的典型电压传输特性曲线（VTC），其中显示了关键点的定义

逻辑电路系列的稳定性由它抑制噪声的能力决定，并进而由噪声容限 NM_H 和 NM_L 决定：

$$NM_H \equiv V_{OH} - V_{IH} \tag{10.1}$$

$$NM_L \equiv V_{IL} - V_{OL} \tag{10.2}$$

一个理想的反相器有 $NM_H = NM_L = V_{DD}/2$。V_{DD} 是电源电压。此外，对于理想反相器，其门限电压 $V_M = V_{DD}/2$。

传播延迟　逻辑电路系列的动态特性是用其基本反相器的传播延迟来描述的。图 10.3 显示了从低到高的传播延迟（t_{PLH}）和从高到低的传播延迟（t_{PHL}）。反相器传播延迟（t_P）定义为这两个量的平均值：

$$t_P \equiv \frac{1}{2}(t_{PLH} + t_{PHL}) \tag{10.3}$$

显然，传播延迟越短，逻辑电路系列的工作速度就越快。



图 10.3 逻辑反相器传播延迟和开关时间的定义

功率损耗 功率损耗是逻辑电路设计的一个重要内容。减少每个门的功耗是为了把更多的门放到一个芯片里，这是基于空间和经济的考虑。总体来说，由于现代数字系统使用大量的门和存储单元，因此要把总的功耗控制在合理的限度内，每个门和存储器的功率损耗必须尽可能低，对手持式、电池驱动的设备［比如手机和个人数字助理（PDA）］更是如此。

在逻辑门中有两类功耗：静态功耗和动态功耗。静态功耗是指在没有开关动作时门电路消耗的功率。这是因为处在两个状态之一或同时处于两个状态（输出为高或为低）时，门电路存在着到电源和地之间的通路。动态功耗只在门电路开关时发生：若一个由电源 V_{DD} 供电的反相器驱动一个负载电容 C，则动态功耗 P_D 为

$$P_D = fCV_{DD}^2 \tag{10.4}$$

其中，f 是反相器开关的频率。这个公式的推导（见 4.10 节）是基于低电平和高电平输出分别是 0 和 V_{DD} 的假设。

延迟-功率积 人们常会对高速度（低 t_P）和低功耗的组合感兴趣。遗憾的是：这两者的要求经常是矛盾的。通常设计一个门的时候，如果希望减少功耗，则采取降低电源电压或电流或两者同时降低的方法，因此门的驱动能力将减少，从而导致对负载或者寄生电容的充放电时间加长，传播延迟增加。现在可以只用一个参数来比较逻辑电路技术（或系列）的性能，这个参数就是延迟-功率积，其定义为

$$DP = P_D t_p \tag{10.5}$$

其中，P_D 是门的功率损耗。注意，DP 的单位是焦耳（J）。一个逻辑电路系列的 DP 越小，其效率就越高。

硅片面积 设计 VLSI 的一个目的就是尽量减少每个门在硅片上的面积，从而就能在每块芯片上制造更多的门，因此从系统设计的角度看就有了体积和成本的优势。我们可以通过三种不同

的方式减少面积：通过先进的加工工艺尽量减少器件尺寸；通过先进的电路设计技术；通过认真的芯片布局。我们的兴趣主要在电路设计上，我们经常会提到电路设计和它的芯片面积的关系。一个普遍的准则是：电路越简单，尺寸就越小。下面很快会讲到，在电路设计时必须决定器件的尺寸。选择更小的器件的明显优势就是占用更小的硅片面积，同时减少寄生电容并提高速度。但小器件的电流驱动能力较小，这又往往会增加延迟。因此在所有的工程设计问题中，需要以一定的方式进行折中考虑，从而决定优化整个设计中的哪个部分才是最关键的。

扇入和扇出　扇入是一个门的输入管脚数目，因此对于一个 4 输入的 NOR 门来说扇入就是 4。扇出就是一个门在保证输出信号符合规范的条件下可以驱动的最大数目的同类的门。作为一个例子，我们在 4.10 节讲到，增加 BJT 反相器的扇出会降低 V_{OH} 并因此减少 NM_H。在这种情况下，为了使 NM_H 高于一定的最小值，扇出数必须限制在一个可预测的最大值上。

10.1.3　数字系统的设计风格

通常的数字系统设计方法是利用各种不同复杂度（集成度）的标准封装的集成块来组成系统的。许多系统采用诸如 TTL 小规模和中规模封装的集成块组成系统。VLSI 的优势是给设计者提供更强大的元件，比如微处理器和存储器芯片，这使得采用其他的设计风格成为可能。用一片或者两片用户定制的 VLSI 实现部分或整个电路的设计风格就是其中之一。但是用户定制集成块的设计方法只有在产量很大（超过 100 000）的时候才是可行的。

有一个介于两者中间的方法，就是使用门阵列的半定制设计方法。这种集成块有 100 000 个或更多的没有互联在一起的逻辑门。它们通过用户指定的互连图在最后的金属化步骤中完成（在集成电路制造厂完成）互连，这样就可以实现用户的特殊功能要求。现在可以获得的这类门阵列是“现场可编程门阵列”（FPGA），顾名思义，它可以直接由用户编程。FPGA 提供给数字系统设计师一个非常方便的在 VLSI 里实现复杂的逻辑功能的方法，它不增加成本，也不会产生定制和设计 IC 带来的设计周期问题［参考 Brown 和 Rose（1996）］。

10.1.4　设计抽象与计算机辅助设计

无论采用单片 IC 还是现成的元件，设计非常复杂的数字系统都有可能使用不同层次的设计抽象和各种计算机辅助工具。为了理解设计抽象的概念，我们考虑一个采用现成的逻辑门封装来设计数字系统的过程。设计者通过参考数据手册（或书籍）决定门的输入和输出特性、扇入和扇出限制等。在门的互连中，设计者需要遵守数据手册上的制造规定。设计者不需要直接考虑每个门里面的电路。实际上，电路已经被抽象成一种功能模块来使用，这极大地简化了系统设计。数字集成电路设计者依照类似的过程进行设计。电路模块被设计好且其特性被规范化之后被保存在库里作为标准单元，这些单元可以被集成电路设计人员用来装配大的子系统（比如加法器和乘法器），这些子系统再被作为功能模块存储起来，以便在更大的系统（比如整个微处理器）设计中使用。

在每一个设计抽象层上都需要借助仿真和其他计算机程序使设计过程尽可能地自动化。电路仿真使用 SPICE，而其他软件工具被用于设计过程的不同阶段。尽管数字系统设计和设计自动化不是本书讨论的内容，但是读者需要注意数字系统设计中计算机辅助设计和设计抽象所扮演的重要角色。它们使设计 100 000 000 个晶体管的数字集成电路成为可能。遗憾的是，模拟集成电路设计没有达到这样的设计抽象和设计自动化。每一个模拟集成电路在很大程度上是一个手工制品，因此模拟集成块的复杂度和集成度远低于数字集成电路。

不管在数字集成电路设计中采用哪种设计风格和方法，最根本的是要熟悉各种数字集成电路系列和设计技术。本章和下一章将介绍这样一种背景。

10.2 CMOS 反相器设计与性能分析

我们曾在 4.10 节介绍了 CMOS 反相器，建议读者在继续下面的学习前复习一下这部分内容。本节将更全面地分析反相器，探讨它的性能以及设计时的折中考虑。这些内容是学习后面几节内容的基础。

10.2.1 电路结构

图 10.4（a）所示的反相器由一对互补 MOSFET 组成，它们由输入电压 v_I 控制状态切换。尽管没有在图中画出，然而需要注意每一个器件的源极都和衬底相连，因此消除了衬底效应。通常，门限电压 V_{tn} 和 V_{tp} 在幅度上是一致的，即 $V_{tn}=|V_{tp}|=V_t$，范围是 0.2 V 到 1 V，现代小尺寸工艺（沟道长度是 0.5 μm 到 0.1 μm 或更小）制成的晶体管可达到这个范围的低端。



(a) (b)

图 10.4 （a）CMOS 反相器；（b）用互补方式工作的一对开关表示的反相器

反相器的工作原理可以用一对工作在互补情况下的开关表示，如图 10.4（b）所示。开关是用一个有限的导通电阻来模拟的，电阻值是晶体管在 $|v_{DS}|=0$ 附近的源漏之间的电阻：

$$r_{DSN}=1\Big/\left[k_n'\left(\frac{W}{L}\right)_n(V_{DD}-V_t)\right] \tag{10.6}$$

$$r_{DSP}=1\Big/\left[k_p'\left(\frac{W}{L}\right)_p(V_{DD}-V_t)\right] \tag{10.7}$$

10.2.2 静态工作

当 $v_I=0$ 时，$v_O=V_{OH}=V_{DD}$，输出节点通过上拉晶体管 Q_P 的 r_{DSP} 连接到 V_{DD}。同样，当 $v_I=V_{DD}$ 时，$v_O=V_{OL}=0$，输出节点通过下拉晶体管 Q_N 的电阻 r_{DSN} 连接到地。因此静态时，V_{DD} 和地之间没有直通的路径，静态电流和静态功耗都等于 0（漏电流一般可以忽略，尤其是对大特征尺寸的器件）。

反相器的电压传输特性曲线如图 10.5 所示。从中可以看到输出电压等于 0 或 V_{DD}，因此输出摆幅达到最大可能值。事实上，V_{OL} 和 V_{OH} 与器件尺寸无关的特性使得 CMOS 与其他 MOS 逻辑有很大的不同。



图 10.5　Q_N 和 Q_P 匹配时 CMOS 反相器的电压转移特性曲线（VTC）

通过恰当地改变晶体管尺寸，CMOS 反相器可以被制成在逻辑摆幅（0 和 V_{DD}）的中点（即在 $V_{DD}/2$）进行开关动作。可以证明开关门限 V_{th}（或 V_M）为

$$V_{th} = \frac{V_{DD} - |V_{tp}| + \sqrt{k_n / k_p} V_{tn}}{1 + \sqrt{k_n / k_p}} \tag{10.8}$$

其中，$k_n = k'_n(W/L)$，$k_p = k'_p(W/L)_p$，从中我们可以看到对于典型的情况 $V_{tn} = |V_{tp}|$，若 $V_{th} = V_{DD}/2$，则 $k_n = k_p$，即

$$k'_n(W/L)_n = k'_p(W/L)_p \tag{10.9}$$

因此，当器件被设计成有相同的跨导工艺参数时就可得到一个对称的传输特性曲线，我们把这个条件称为匹配。由于μ_n是μ_p的两倍到四倍，因此通过令$(W/L)_p$是$(W/L)_n$的两倍到四倍（即μ_n/μ_p倍）可使晶体管匹配：

$$\left(\frac{W}{L}\right)_p = \frac{\mu_n}{\mu_p}\left(\frac{W}{L}\right)_n \tag{10.10}$$

通常，两个器件有相同的沟道长度 L，它是给定的工艺所允许的最小尺寸。NMOS 晶体管的最小宽度通常是 L 的 1.5 倍到 2 倍，而 PMOS 晶体管的最小宽度是 L 的 2 倍到 3 倍。比如，对于 0.25 μm 工艺，有$\mu_n/\mu_p = 3$，$L = 0.25$ μm，则$(W/L)_n = 0.375$ μm/0.25 μm，$(W/L)_p$ =1.125 μm/0.25 μm。我们很快会讲到，如果反相器需要驱动相对较大的电容负载，则要求晶体管比较宽。但是为了节省芯片面积，大多数反相器都具有最小尺寸。我们把这种最小尺寸反相器的 NMOS 晶体管的$(W/L)_n$记做 n，把 PMOS 晶体管的$(W/L)_p$记做 p。由于反相器的面积可以用$W_nL_n + W_pL_p = (W_n + W_p)L$表示，所以最小尺寸反相器的面积是$(n+p)L^2$，我们用$(n+p)$作为表示面积的近似指数。比如在前面的例子中，$n = 1.5$，$p = 4.5$，于是面积指数就是 $n + p = 6$。

除了把门的门限放在逻辑摆幅的中心之外，Q_N 和 Q_P 跨导工艺参数的匹配能够保证反相器在两个方向（上拉和下拉）都具有相同的电流驱动能力。此外与它明显相关的是，它使得 $r_{DSN} = r_{DSP}$，因此一个由匹配晶体管组成的反相器具有相同的传播延迟 t_{PLH} 和 t_{PHL}。

当反相器的门限等于 $V_{DD}/2$ 时，噪声容限 NM_H 和 NM_L 相同，并且它们的值是最大的（见 4.10 节）：

$$NM_H = NM_L = \frac{3}{8}\left(V_{DD} + \frac{2}{3}V_t\right) \tag{10.11}$$

典型情况是 $V_t = 0.1 \sim 0.2\ V_{DD}$，则噪声容限大约是 $0.4V_{DD}$，这个值接近于电源电压的一半，也就是 CMOS 反相器从抗噪声角度看接近于理想情况。另外，反相器的直流输入电流实际上等于 0，噪声容限不依赖于门的扇出数。

尽管我们强调 Q_N 和 Q_P 匹配所带来的好处，但也存在着一些情况使人们不采用匹配时的尺寸比例。比如，人们可能为了减少芯片面积而放弃匹配带来的优点，采用 $(W/L)_p = (W/L)_n$。还有一些情况下人们故意把 V_{th} 设置成特定的数值而不是 $V_{DD}/2$，使它们不匹配。注意，如果 $k_n > k_p$，则 V_{th} 接近于 0；而如果 $k_p > k_n$，则 V_{th} 接近于 V_{DD}。

关于反相器的 VTC 还有一点要说明：转换区的斜率虽然很大，但还是有限值，该值为 $-(g_{mN} + g_{mP})(r_{oN} // r_{oP})$。

10.2.3 动态工作

反相器的延迟通常是在它驱动另一个相同的反相器的条件下确定的，参见图 10.6。我们希望通过分析该电路来确定由 Q_1 和 Q_2 组成的反相器的传播延迟。它由一个低阻抗信号源 v_I 驱动，负载是由 Q_3 和 Q_4 组成的反相器。图中显示了连接在反相器（Q_1 和 Q_2）输出节点的晶体管各内部电容。显然，用纸和笔对此电路进行分析太复杂以至于得不到对设计有用的信息，因此需要一个简化的电路。具体而言，我们希望把所有连接在反相器输出节点的电容只用一个连接在输出节点和地之间的电容 C 表示。这样就能够使用 4.10 节介绍的瞬态分析的结果。我们注意到在 t_{PLH} 和 t_{PHL} 期间，第一个反相器的输出分别从 0 变到 $V_{DD}/2$ 和从 $V_{DD}/2$ 变回到 0。而第二个反相器在我们分析的这段时间内保持同一个状态。这对我们估计第二个反相器的输入等效电容非常重要。现在我们讨论图 10.6 中的每一个电容对总的等效负载电容 C 的贡献：



图 10.6 用于分析由 Q_1 和 Q_2 组成的反相器传播延迟的电路，它驱动一个由 Q_3 和 Q_4 组成的相同反相器

1. Q_1 的栅漏重叠电容 C_{gd1} 可以用输出节点和地之间的等效电容 $2C_{gd1}$ 表示。系数 2 是米勒效应的结果（参见 6.4.4 节）。具体而言，在 v_I 变高和 v_O 变低相同数量的时候，电容 C_{gd1} 两

端的电压是该变化量的两倍，因此输出节点实际看到的是两倍的 C_{gd1}。对 Q_2 的栅漏重叠电容 C_{gd2} 也一样，需要用输出和地之间的 $2C_{gd2}$ 表示。

2. 每个漏-衬底电容 C_{db1} 和 C_{db2} 都有一端接的是固定电压。为了便于分析，C_{db1} 和 C_{db2} 可以用连接在输出端和地之间的等量电容取代。但要注意的是，4.8 节给出的计算 C_{db1} 和 C_{db2} 的公式是小信号关系式，这里的分析显然是大信号的情况。好在求解 C_{db1} 和 C_{db2} 的等效大信号关系式的方法已被找到［参考 Hodges 和 Jackson(1988)和 Rabaey(2002)］。
3. 由于第二个反相器不在开关状态，因此我们假设 Q_3 和 Q_4 的输入电容近似为常数，等于总的栅极电容 $(WLC_{ox}+C_{gsov}+C_{gdov})$，即负载反相器的输入电容为

$$C_{g3}+C_{g4}=(WL)_3C_{ox}+(WL)_4C_{ox}+C_{gsov3}+C_{gdov3}+C_{gsov4}+C_{gdov4}$$

4. 最后一个电容 C 的分量是导线电容 C_w，它可以简单地被加到电容 C 中。

因此，总的电容 C 是

$$C=2C_{gd1}+2C_{gd2}+C_{db1}+C_{db2}+C_{g3}+C_{g4}+C_w \tag{10.12}$$

求得反相器输出节点和地之间的等效电容的近似值之后，我们可以用图 10.7 来分别确定 t_{PHL} 和 t_{PLH}。由于两个电路相似，因此只需要求解一个电路并把结果直接用到另一个电路即可。考虑图 10.7（a）所示的电路，v_I 变高，Q_N 对 C 放电，电压从起始电压 V_{DD} 降到等于 0。分析过程有点复杂，因为初始的 Q_N 处于饱和模式，当 v_O 跌落到低于 $V_{DD}-V_t$ 时，晶体管将工作在变阻区。实际上在 4.10 节已有过这样的分析，并且得到 t_{PHL} 的近似表达式为

$$t_{PHL}=\frac{1.6C}{k_n'\left(\frac{W}{L}\right)_n V_{DD}} \tag{10.13}$$

其中，我们假设 $V_t \simeq 0.2\,V_{DD}$，这是一种典型情况。

另外，还有一种近似的但更简单的分析图 10.7（a）所示电路的方法。它以计算在时间间隔 $t=0$ 到 $t=t_{PHL}$ 之间的平均放电电流 i_{DN} 为基础。具体而言，在 $t=0$ 时 Q_N 饱和，$i_{DN}(0)$由下式给出：

$$i_{DN}(0)=\frac{1}{2}k_n'\left(\frac{W}{L}\right)_n(V_{DD}-V_t)^2 \tag{10.14}$$

在 $t=t_{PHL}$ 时，Q_N 处于变阻区，$i_{DN}(t_{PHL})$ 为

$$i_{DN}(t_{PHL})=k_n'\left(\frac{W}{L}\right)_n\left[(V_{DD}-V_t)\frac{V_{DD}}{2}-\frac{1}{2}\left(\frac{V_{DD}}{2}\right)^2\right] \tag{10.15}$$

平均放电电流为

$$i_{DN}\big|_{平均}=\frac{1}{2}[i_{DN}(0)+i_{DN}(t_{PHL})] \tag{10.16}$$

放电间隔 t_{PHL} 由下式计算得到：

$$t_{PHL}=\frac{C\Delta V}{i_{DN}\big|_{平均}}=\frac{CV_{DD}/2}{i_{DN}\big|_{平均}} \tag{10.17}$$

利用式（10.14）到式（10.17），并把 $V_t \simeq 0.2\,V_{DD}$ 代入，得到

$$t_{PHL}\simeq\frac{1.7C}{k_n'\left(\frac{W}{L}\right)_n V_{DD}} \tag{10.18}$$

它的数值非常接近由更精确的表达式［即式（10.13）］得到的值。用哪个公式不是很重要，因为我们已经做了很多近似。实际上，我们使用这些公式不是为了得到一个精确的 t_{PHL} 值，而是希望从中知道哪些因素影响了反相器的延迟。这也是电路设计人员希望从手工分析中得到的结论。传播延迟的精确值可以通过计算机仿真获得（参见 10.7 节）。



图 10.7　确定反相器传播延迟的等效电路：（a）t_{PHL}；（b）t_{PLH}

与式（10.17）类似，我们可以解出求解从低到高的反相器延迟 t_{PLH} 的表达式：

$$t_{PLH} \simeq \frac{1.7C}{k_p'\left(\frac{W}{L}\right)_p V_{DD}} \qquad (10.19)$$

最后，传播延迟 t_P 可以通过求 t_{PHL} 和 t_{PLH} 的平均值得到：

$$t_P = \frac{1}{2}(t_{PHL} + t_{PLH})$$

仔细分析式（10.18）和式（10.19），我们可以得到一些有用的观察结果：

1. 正如预期的那样，通过选择比值（W/L）使 k_n 和 k_p 相等，即 Q_N 和 Q_P 匹配，可使 t_P 的两个分量相等。
2. 由于 t_P 正比于 C，因此设计者需要尽量设法减少 C。这可以通过采用沟道长度最小的器件和减少导线电容及其他寄生电容来达到。对芯片进行仔细的布局可以显著减少这些电容和 C_{db} 的数值。
3. 使用大跨导工艺参数 k' 的制造技术可以得到更短的传播延迟。但要记住的是：该工艺的 C_{ox} 会增加，因此电容 C 会同时增加。
4. 使用大比值的（W/L）可以减少 t_P。但要小心，因为增加器件尺寸也就增加了 C 的值，从而得不到期望的降低 t_P 的目的。但在主导电容 C 的因数不直接和驱动管的尺寸相关的时候（比如导线和扇出器件），通过增加 W/L 来减少 t_P 是一个有效的策略。

5. 大电源电压 V_{DD} 产生一个较低的 t_P。但 V_{DD} 是由工艺决定的，并不由设计者控制。此外，现代制造工艺减小了器件尺寸，同时也需要更低的 V_{DD}（参见表 6.1）。低电压是因为要求动态功耗保持在一个可接受的水平，尤其对于集成度非常高的芯片更是如此，我们将在后面详细讨论这方面的内容。

这些观察结果清楚地说明了在设计 CMOS 数字集成电路时性能指标之间的矛盾和设计时的折中考虑（事实上是任何工程设计都会涉及的问题）。

10.2.4　动态功耗

可忽略的静态功耗是 VLSI 电路选择 CMOS 作为其主要工艺的一个重要原因。但是当每块芯片上门的数量稳步增加时，动态功耗就会变成一个严重的问题。CMOS 反相器的动态功耗由式（10.4）给出，我们在这里重复如下：

$$P_D = f\,CV_{DD}^2 \tag{10.20}$$

其中，f 是门的开关频率。可见，减少电容 C 是减少动态功耗的一个有效方法。更加有效的一个策略是降低电源电压。我们注意到新的 CMOS 工艺使用低达 1 V 的 V_{DD} 电压值。每一片这样的芯片都封装进了更多的电路（多达 1 亿个晶体管），并且工作在更高的频率（现在可得到的微处理器时钟频率高于 1 GHz）。这样的高集成度芯片的动态功耗可能超过 100 W。

例题 10.1　考虑 0.25 μm 工艺制造的 CMOS 反相器，$C_{ox}=6\ \text{fF}/\mu\text{m}^2$，$\mu_n C_{ox}=115\ \mu\text{A}/\text{V}^2$，$\mu_p C_{ox}=30\ \mu\text{A}/\text{V}^2$，$V_{tn}=-V_{tp}=0.4\ \text{V}$，$V_{DD}=2.5\ \text{V}$。$Q_N$ 的 W/L 比值是 0.375 μm/0.25 μm，Q_P 的 W/L 比值是 1.125 μm/0.25 μm。栅源和栅漏重叠电容是每单位栅极宽度 0.3 fF/μm。此外漏-衬底电容 $C_{dbn}=1\ \text{fF}$ 和 $C_{dbp}=1\ \text{fF}$，导线电容 $C_w=0.2\ \text{fF}$。求 t_{PHL}，t_{PLH} 和 t_P。

解：我们首先用式（10.12）确定等效电容 C 的值：

$$C = 2C_{gd1} + 2C_{gd2} + C_{db1} + C_{db2} + C_{g3} + C_{g4} + C_w$$

其中，

$$\begin{aligned}
C_{gd1} &= 0.3\times W_n = 0.3\times 0.375 = 0.1125\ \text{fF}\\
C_{gd2} &= 0.3\times W_p = 0.3\times 1.125 = 0.3375\ \text{fF}\\
C_{db1} &= 1\ \text{fF}\\
C_{db2} &= 1\ \text{fF}\\
C_{g3} &= 0.375\times 0.25\times 6 + 2\times 0.3\times 0.375 = 0.7875\ \text{fF}\\
C_{g4} &= 1.125\times 0.25\times 6 + 2\times 0.3\times 1.125 = 2.3625\ \text{fF}\\
C_w &= 0.2\ \text{fF}
\end{aligned}$$

因此，

$$C = 2\times 0.1125 + 2\times 0.3375 + 1 + 1 + 0.7875 + 2.3625 + 0.2 = 6.25\ \text{fF}$$

接下来，尽管我们可以用式（10.18）来确定 t_{PHL}，然而我们决定采用另一种方法。考虑电容 C 通过 Q_N 放电，并利用式（10.14）到式（10.16）确定平均放电电流。

$$\begin{aligned}
i_{DN}(0) &= \frac{1}{2}k_n'\left(\frac{W}{L}\right)_n (V_{DD}-V_t)^2\\
&= \frac{1}{2}\times 115\left(\frac{0.375}{0.25}\right)(2.5-0.4)^2 = 380\ \mu\text{A}
\end{aligned}$$

$$i_{DN}(t_{PHL}) = k_n'\left(\frac{W}{L}\right)_n\left[(V_{DD}-V_t)\frac{V_{DD}}{2}-\frac{1}{2}\left(\frac{V_{DD}}{2}\right)^2\right]$$
$$=115\times\frac{0.375}{0.25}\left[(2.5-0.4)\frac{2.5}{2}-\frac{1}{2}\left(\frac{2.5}{2}\right)^2\right]$$
$$=318\,\mu\text{A}$$

因此，

$$i_{DN}\big|_{\text{平均}} = \frac{380+318}{2} = 349\,\mu\text{A}$$

并且

$$t_{PHL} = \frac{C(V_{DD}/2)}{i_{DN}\,|_{\text{平均}}} = \frac{6.25\times10^{-15}\times1.25}{349\times10^{-6}} = 23.3\text{ ps}$$

由于 $W_p/W_n=3$ 而 $\mu_n/\mu_p=3.83$，可见反相器没有完全匹配，因此希望 t_{PLH} 比 t_{PHL} 大 3.83/3 = 1.3 倍，所以，

$$t_{PLH} = 1.3\times23.3 = 30\text{ ps}$$

因此可求得 t_P 为

$$t_P = \frac{1}{2}(t_{PHL}+t_{PLH})$$
$$=\frac{1}{2}(23.3+30) = 26.5\text{ ps}$$ ■

练习 10.1 考虑例题 10.1 所描述的反相器，当负载电容增加 0.1 pF 的时候，传播延迟变成多少？

答案： 437 ps

练习 10.2 为了减小例题 10.1 的反相器的面积，$(W/L)_p$ 被制造成等于 $(W/L)_n$，问面积能够减少的百分比是多少？求新的 C，t_{PHL}，t_{PLH} 和 t_p 的值，假设 C_{dbp} 变化不大。

答案： 50%；4.225 fF；15.8 ps；20.5 ps；18.1 ps

练习 10.3 对于例题 10.1 的反相器，求时钟频率为 500 MHz 时的动态功耗。

答案： 19.5 μW

10.3 CMOS 逻辑门电路

本节介绍反相器的设计，并考虑如何用 CMOS 实现组合逻辑功能。组合逻辑电路在任何时刻的输出都是那个时刻输入信号值的函数，因此这些电路没有记忆也没有反馈。组合逻辑电路在各种场合都得到大量的应用，事实上每个数字电路都包括了大量的组合逻辑电路。

10.3.1 基本结构

CMOS 组合电路实际上是 CMOS 反相器的延伸或扩展。反相器由 NMOS 下拉晶体管和 PMOS 上拉晶体管组成，在输入电压作用下工作在互补状态。CMOS 逻辑门由两个网络组成，即由 NMOS 晶体管组成的下拉网络（PDN）和由 PMOS 晶体管组成的上拉网络（PUN）（见图 10.8）。这两个网络在输入变量的作用下工作在互补状态。因此，对于图 10.8 所示的三输入逻辑门，当输入组合需要使输出为低电平的时候（$Y=0$），PDN 会导通并把输出节点拉到地，导致输出电压 $v_Y=0$。同时 PUN 关闭，在 V_{DD} 和地之间没有直流通路。另一方面，在所有要求高电平输出的输入组合下

（$Y=1$），PUN 会导通，从而把输出节点上拉到 V_{DD}，使输出电压 $v_Y=V_{DD}$。同时 PDN 关闭，因此在 V_{DD} 和地之间仍然没有直流通路。

现在，由于 PDN 由 NMOS 晶体管组成，而 NMOS 晶体管在它的栅极为高电平时导通，因此 PDN 在输入为高的时候起作用。另一方面，由于 PUN 由 PMOS 晶体管组成，PMOS 晶体管在栅极输入为低的时候导通，因此 PUN 在输入为低的时候起作用。

PDN 和 PUN 各自采用多个器件并联连接能够实现 OR（或）功能，串联连接可实现 AND（与）功能。这里，“或”和“与”的标记是指电流流通或导通。图 10.9 所示的是 PDN 的例子。对于图 10.9（a）所示的电路，我们看到 Q_A 在 A 是高电平时（$v_A=V_{DD}$）导通，并且把输出节点下拉到地（$v_Y=0\ \mathrm{V}$，$Y=0$）。同样，Q_B 在 B 为高电平时导通并把 Y 拉低，因此 Y 在 A 或 B 为高电平时变低，可以表示为

$$\overline{Y}=A+B$$

或等效为

$$Y=\overline{A+B}$$



图 10.8　三输入 CMOS 逻辑门的表示形式。PMOS 晶体管组成 PUN，NMOS 晶体管组成 PDN

图 10.9（b）所示的 PDN 在 A 和 B 同时为高的时候导通，因此在 A 为高并且 B 也为高的时候 Y 才为低，

$$\overline{Y}=AB$$

或者等效为

$$Y=\overline{AB}$$

作为最后一个例子，图 10.9（c）所示的 PDN 在 A 为高或者 B 与 C 同时为高的时候导通，使得 Y 变为 0。因此，

$$\overline{Y}=A+BC$$

或者等效为

$$Y=\overline{A+BC}$$



图 10.9　上拉网络的例子

接下来考虑图 10.10 所示的 PUN 的例子。图 10.10（a）所示的 PUN 在 A 为低或 B 为低的时候导通，并把 Y 拉到 $V_{DD}(Y=1)$，因此，

$$Y=\overline{A}+\overline{B}$$

图 10.10（b）所示的 PUN 只有在 A 和 B 同时为低的时候才导通，并输出高电平（$v_Y=V_{DD}$，$Y=1$），因此，

$$Y=\overline{A}\,\overline{B}$$

最后，图 10.10（c）所示的 PUN 在 A 为低或者 B 与 C 同时为低时导通，并使 Y 变高（逻辑 1），因此，

$$Y=\overline{A}+\overline{B}\,\overline{C}$$



图 10.10　下拉网络的例子

在介绍了 PUN 和 PDN 的结构及工作原理之后，我们现在考虑完整的 CMOS 门。但在此之前，我们希望先引入另一种电路符号，它对数字电路设计者来说几乎是 MOS 晶体管的通用符号。图 10.11 给出了常用的符号（左边）及对应的“数字”符号（右边）。我们注意到 PMOS 晶体管在栅极有一个圆圈，表示栅极电压在低电平时器件才能起作用（即导通）。因此用逻辑电路的术语说，PMOS 晶体管的栅极输入是低电平有效的。除了暗示 PMOS 的特性以外，数字符号省略了标识源极和漏极的任何说明，这对我们在这一阶段的学习不会带来任何困难，只是要记住对 NMOS 晶体管，漏端位于高电压的一端（电流从漏极流向源极）；对 PMOS 晶体管，源极位于高电压的一端（电流由源极流向漏极）。为了与文献一致，我们下面将使用这些改变过的符号来表示逻辑电路中的 MOS 晶体管，只是在某些有助于帮助理解电路工作原理的情况下才使用通常的符号。



图 10.11　MOSFET 常用的符号及另一种符号

10.3.2　二输入或非门

我们首先考虑实现二输入或非门的 CMOS 逻辑门：

$$Y=\overline{A+B}=\overline{A}\,\overline{B} \tag{10.21}$$

我们看到当 A 或 B 为高电平时 Y 为低(PDN 导通),因此 PDN 是以 A 和 B 作为输入的两个 NMOS 晶体管并联构成的网络[如图 10.9（a）所示的电路]。对于 PUN，我们注意到式（10.21）的第二种形式，Y 只有在 A 和 B 都为低的时候才为高，因此 PUN 是由以 A 和 B 作为输入的两个 PMOS 晶体管串联构成的网络［如图 10.10（b）的电路］。把 PDN 和 PUN 放在一起，可得到图 10.12 所示的 CMOS 或非门。我们注意到扩展输入端的数量是很直接的：每增加一个输入端，会相应地增加一个 NMOS 晶体管和 Q_{NA} 与 Q_{NB} 并联，同时增加一个 PMOS 管和 Q_{PA} 与 Q_{PB} 串联。

10.3.3　二输入与非门

二输入端与非门的功能用布尔表达式表示为

$$Y=\overline{AB}=\overline{A}+\overline{B} \tag{10.22}$$

为了设计 PDN，我们考虑需要 Y 变低的输入组合：只有一种这样的组合，就是 A 和 B 同时为高。因此用两个 NMOS 晶体管串联可简单地构成 PDN［如图 10.9（b）所示的电路］。为了设计 PUN，我们考虑使 Y 变成高电平的输入组合。从式（10.22）的第二个表达式看到，A 或 B 为低的时候可以满足要求。因此 PUN 由输入端分别是 A 和 B 的两个并联的 PMOS 构成［如图 10.10（a）所示的电路］。把 PDN 和 PUN 组合在一起可得到图 10.13 所示的 CMOS 与非门电路。我们注意到扩展输入端的数量是很直接的：每增加一个端入，会相应地增加一个 NMOS 晶体管和 Q_{NA} 与 Q_{NB} 串联，同时增加一个 PMOS 晶体管和 Q_{PA} 与 Q_{PB} 并联。



图 10.12　二输入 CMOS 或非门



图 10.13　二输入 CMOS 与非门

10.3.4　复杂门

我们考虑一个更复杂的逻辑函数：

$$Y=\overline{A(B+CD)} \tag{10.23}$$

由于 $\overline{Y} = A(B+CD)$，可见在 A 为高且 B 也为高或者 C 与 D 同时为高的情况下 Y 为低，从这里就能直接得到 PDN。为了得到 PUN，我们需要把 Y 表示成反变量的形式，我们通过反复应用 DeMorgan 定律得到

$$\begin{aligned} Y &= \overline{A(B+CD)} \\ &= \overline{A} + \overline{B+CD} \\ &= \overline{A} + \overline{B}\,\overline{CD} \\ &= \overline{A} + \overline{B}(\overline{C}+\overline{D}) \end{aligned} \tag{10.24}$$

因此，当 A 为低或 B 为低和 C 或 D 为低时 Y 为高。图 10.14 所示的是对应的完整 CMOS 电路。

10.3.5 从 PDN 得到 PUN（或从 PUN 得到 PDN）

根据到现在为止考虑的 CMOS 门电路（见图 10.14），我们看到 PDN 和 PUN 是两个对偶的网络：当一个网络存在串联分支时候，另一个网络必定存在并联分支。因此我们可以从一个网络得到另一个网络，这个过程比根据布尔表达式分开设计要简单。比如，对图 10.14 所示的电路，我们发现获得 PDN 相对简单，因为我们已经有了用输入原变量表示的 $\overline{Y}$。在另一方面，为了获得 PUN，我们不得不改变给出的布尔表达式以得到用反变量表示的 Y，因为这种形式对设计 PUN 来说很方便。现在我们可以用对偶特性直接从 PDN 得到 PUN。读者可以参考图 10.14 弄清楚这样做是可能的。



图 10.14　用 CMOS 实现复杂的逻辑门

但要注意的是，有些时候用对偶的方法从两个网络的一个获得另一个也不是很容易的。在这种情况下我们不得不采用更复杂的过程，但这不在本书的讨论范围内[参考 Kang 和 Leblebici（1999）]。

10.3.6　异或函数

一个经常在逻辑设计中用到的函数是异或函数（XOR）：

$$Y = A\bar{B} + \bar{A}B \tag{10.25}$$

我们看到由于给定的是 Y（而不是 $\bar{Y}$），所以对设计 PUN 来说更容易。但遗憾的是，Y 不完全是反变量的函数（我们希望是反变量）。因此，我们还需要一个反相器。从式（10.25）直接得到的 PUN 如图 10.15（a）所示。注意，Q_1 和 Q_2 分支实现了第一项 $(A\bar{B})$，而 Q_3 和 Q_4 分支实现了另一项 $(\bar{A}B)$。同样要注意的是，我们需要额外的两个反相器来实现 $\bar{A}$ 和 $\bar{B}$。

为了设计 PDN，我们可以通过从图 10.15（a）所示的 PUN 得到对偶网络来设计。但我们用另一种方式推导 $\bar{Y}$ 的表达式，并用它设计 PDN。第一种方法留做练习。我们将使用直接设计的方法。把 DeMorgan 定律应用于式（10.25）可得到 $\bar{Y}$：

$$\bar{Y} = AB + \bar{A}\bar{B} \tag{10.26}$$

对应的 PDN 如图 10.15（b）所示，除了两个额外的反相器之外，这就是用 CMOS 实现异或逻辑函数的电路。我们注意到异或门需要用 12 个晶体管实现，是一个相当复杂的网络，我们将在 10.5 节介绍利用另一种 CMOS 逻辑实现的简单 XOR 电路。



图 10.15　实现异或函数（XOR）：（a）直接由式（10.25）设计的 PUN；（b）用（a）和直接根据式（10.26）得到的 PDN 实现的完整的 XOR 电路。注意，它需要两个反相器（图中没有显示）来生成反变量。我们还注意到在这个 XOR 电路中 PDN 和 PUN 不是对偶网络，但用对偶网络实现是可能的（参见习题 10.27）

从图 10.15（b）所示的电路还能看到另一个有趣的现象——PDN 和 PUN 并不是对偶网络。实际上对偶并不是必要的条件。因此尽管总能把一个 PDN（或 PUN）的对偶作为 PUN（或 PDN），但网络未必一定要对偶。

10.3.7 设计方法总结

1. PDN 通常可以从原变量表示的 $\overline{Y}$ 的表达式直接设计得到。如果在表达式中出现了反变量，则需要用一个额外的非门来实现它。
2. PUN 通常可以从反变量表示的 Y 的表达式直接设计得到，然后把反变量加到 PMOS 晶体管的栅极。如果表达式中出现原变量，同样需要增加额外的反相器。
3. PDN 可以利用对偶的性质从 PUN 得到（反之亦然）。

10.3.8 确定晶体管尺寸

一旦生成了晶体管门电路，剩下的惟一的重要步骤就是确定所有器件的 W/L 比值。被选定比值的门电路通常要求在两个方向提供的电流驱动能力与基本反相器一样。读者可以回忆一下 10.2 节的内容，对于基本反相器的设计，我们有 $(W/L)_n = n$ 和 $(W/L)_p = p$，其中 n 通常为 1.5 到 2。对于匹配的设计，$p = (\mu_n/\mu_p)n$。因此我们希望对所有逻辑门中的晶体管选择的 W/L 要使 PDN 能够提供的电容放电电流至少与 $W/L = n$ 的 NMOS 晶体管可提供的相同，并且 PUN 能够提供的充电电流至少与 $W/L = p$ 的 PMOS 晶体管可提供的相同。这样可以保证最坏情况下的门的延迟等于基本反相器的延迟[①]。

在下面的叙述中会强调“最坏情况”的概念。它是指在确定器件尺寸时首先找到使得输出电流最小的输入组合，然后选择使该最小电流等于基本反相器的电流的器件尺寸。在讨论具体例子之前，我们需要提一下如何决定由许多 MOS 器件组成的电路的电流驱动能力问题。换句话说，我们需要找到 MOS 晶体管网络的等效 W/L 比值。为此我们考虑 MOSFET 的并联和串联连接，找到等效的 W/L 比值。

推导等效 W/L 比值基于 MOSFET 的导通电阻与 W/L 成反比这个事实。因此，如果串联在一起的 MOSFET 的 W/L 比值为 $(W/L)_1$，$(W/L)_2$，…，则等效串联电阻是导通电阻的和：

$$\begin{aligned} R_{\text{series}} &= r_{DS1} + r_{DS2} + \cdots \\ &= \frac{\text{常数}}{(W/L)_1} + \frac{\text{常数}}{(W/L)_2} + \cdots \\ &= \text{常数}\left[\frac{1}{(W/L)_1} + \frac{1}{(W/L)_2} + \cdots\right] \\ &= \frac{\text{常数}}{(W/L)_{\text{eq}}} \end{aligned}$$

串联晶体管的 $(W/L)_{\text{eq}}$ 的表达式如下：

$$(W/L)_{\text{eq}} = \frac{1}{\dfrac{1}{(W/L)_1} + \dfrac{1}{(W/L)_2} + \cdots} \tag{10.27}$$

同样，我们可以求得各并联晶体管的 W/L 比值分别为 $(W/L)_1$，$(W/L)_2$……时，等效的 $(W/L)_{\text{eq}}$ 是

$$(W/L)_{\text{eq}} = (W/L)_1 + (W/L)_2 + \cdots \tag{10.28}$$

作为一个例子，考虑两个 W/L 比值各自等于 4 的相同的 MOS 晶体管，串联时等效的 W/L 是 2，并联时等效的 W/L 是 8。

作为确定合适尺寸的例子，参见图 10.16 所示的四输入或非门。这里 PDN 的最坏情况（最低

① 该表述假设总的逻辑门的有效电容 C 和反相器一样。实际应用中，C 的值比一个门的情况要大，尤其是当扇入增加时。

电流）是在仅有一个 NMOS 晶体管导通时产生的。因此我们选择每一个 NMOS 晶体管的 *W/L* 的值等于基本反相器的 NMOS 晶体管的值，即 n。但对于 PUN，最坏情况（实际上是仅有的一种情况）是当所有的输入为低，并且四个串联 PMOS 均导通。由于等效的 *W/L* 是每个 PMOS 晶体管的 1/4，因此可以选择 PMOS 晶体管的 *W/L* 是基本反相器的 Q_P 的 4 倍，也就是 $4p$。



图 10.16　确定四输入或非门的合适的晶体管尺寸。注意，n 和 p 分别代表基本反相器的 Q_N 和 Q_P 的 *W/L* 比值

图 10.17 所示是另一个确定四输入与非门合适尺寸的例子，比较图 10.16 和图 10.17 所示的与非门和或非门，因为 p 通常是 n 的 2~3 倍，所以或非门往往比与非门需要更大的面积。因为这个原因，实现 CMOS 组合逻辑时往往采用与非门。



图 10.17　确定四输入与非门的合适的晶体管尺寸。注意，n 和 p 分别代表基本反相器的 Q_N 和 Q_P 的 *W/L* 比值

例题 10.2 确定如图 10.18 所示晶体管的 W/L 值。假设基本反相器的 $n=1.5$，$p=5$，沟道长度是 0.25 μm。

解：参考图 10.18，并先考虑 PDN。我们注意到最坏情况发生在 Q_{NB} 导通并且 Q_{NC} 或 Q_{ND} 导通的时候。即在最坏的情况下有两个晶体管串联。因此我们选择 Q_{NB}，Q_{NC} 和 Q_{ND} 的宽度是基本反相器的 n 沟道器件的两倍，所以，

$$Q_{NB}: W/L = 2n = 3 = 0.75/0.25$$
$$Q_{NC}: W/L = 2n = 3 = 0.75/0.25$$
$$Q_{ND}: W/L = 2n = 3 = 0.75/0.25$$

对于晶体管 Q_{NA}，选择 W/L 等于基本反相器的 n 沟道器件的值：

$$Q_{NA}: W/L = n = 1.5 = 0.375/0.25$$



图 10.18 例题 10.2 的电路

接下来考虑 PUN，这里我们发现在最坏情况下有三个晶体管串联，它们是 Q_{PA}，Q_{PC} 和 Q_{PD}，因此它们中每一个晶体管的 W/L 比值应该是基本反相器的 Q_P 的 3 倍，即 $3p$：

$$Q_{PA}: W/L = 3p = 15 = 3.75/0.25$$
$$Q_{PC}: W/L = 3p = 15 = 3.75/0.25$$
$$Q_{PD}: W/L = 3p = 15 = 3.75/0.25$$

最后可以选择 Q_{PB} 的 W/L 以使等效的 Q_{PB} 和 Q_{PA} 串联时的 W/L 等于 p。结果得到 Q_{PB} 的比值为 $1.5p$：

$$Q_{PB}: W/L = 1.5p = 7.5 = 1.875/0.25$$

图 10.18 所示为给出了晶体管尺寸的电路。 ■

10.3.9　扇入与扇出对传播延迟的影响

CMOS 门每增加一个输入就需要增加两个晶体管：一个 NMOS 晶体管，一个 PMOS 晶体管。这和其他形式的 MOS 逻辑电路不同，采用其他形式时每增加一个输入只需要增加一个晶体管。CMOS 电路增加的晶体管不但增加了芯片面积，而且还增加了每个门的总等效电容，而且反过来又增加了传播延迟。前面提到的按比例缩放方法可以弥补一些（不是所有）t_P 的增加。具体而言，当增加器件尺寸时，我们可以保持电流驱动能力，但是电容 C 会增加，原因是由于输入数目的增加和器件尺寸的增加所致。扇入增加时 t_P 就会增加，实际应用时扇入是有限制的，比如与非门的扇入数限制为 4。如果需要更多的输入，比较聪明的逻辑设计师应该对给定的逻辑表达式进行改写，使之能够用输入少于 4 的逻辑门实现。这通常意味着级联级数的增加，因而会增加延迟。但是它引起的延迟增加量比增加扇入引起的延迟增加量要小（参见习题 10.36）。

增加扇出会直接增加负载电容，因此将增加传播延迟。

虽然 CMOS 有很多优点，但会面临扇入和扇出增加时电路复杂度增加以及由此带来的芯片面积和传播延迟的增加问题。我们将在下面两节介绍 CMOS 逻辑的一些简单形式，以期降低复杂度，当然这是以牺牲前面提到的那些优点为代价的。

练习 10.4　某工艺采用的参数为：$L = 0.5\ \mu m$，$n = 1.5$，$p = 6$。确定以下两种情况下的晶体管的尺寸：（a）四输入或非门；（b）四输入与非门。求两个门的相对面积之比。

答案：（a）NMOS 晶体管：$W/L = 0.75/0.5$；PMOS 晶体管：12/0.5

（b）NMOS 晶体管：$W/L = 3/0.5$；PMOS 晶体管：3/0.5

或非门面积/与非门面积 = 2.125

练习 10.5　考虑练习 10.4 中已经确定了晶体管尺寸的与非门，求以下两种情况下最大电流对最小电流之比：（a）对负载电容充电；（b）对负载电容放电。

答案：（a）4；（b）1

10.4　伪 NMOS 逻辑电路

正如 10.3 节所述，尽管 CMOS 有很多优点，但是也面临着逻辑门复杂度增加带来的芯片面积、电容和延迟增加的问题。因为这个原因，数字集成电路设计者们开始寻找 CMOS 逻辑电路的其他形式，以期作为 10.2 节和 10.3 节介绍的互补电路的补充。它们不是要取代互补 CMOS，而是要用于具有特殊目的的特别应用。本节和下一节将介绍这样两种 CMOS 逻辑电路形式。

10.4.1　伪 NMOS 反相器

图 10.19（a）所示的是修改后的 CMOS 反相器，其中输入电压只与晶体管 Q_N 连接，晶体管 Q_P 的栅极接地，Q_P 的作用其实就是 Q_N 的有源负载。我们曾经仔细讨论过电路的工作原理，它与互补 CMOS 相比具有的优势很明显：每一个输入只需要与一个晶体管的栅极相连，或者说，每增加一个栅极输入只需增加一个晶体管（NMOS）。这样，因互补 CMOS 逻辑门中增加扇入带来的面积和延迟的不足就可以减弱。这是深入探讨该修改电路的动机。

图 10.19（a）所示的反相器电路可以转变成其他形式的 NMOS 逻辑电路，它由驱动管(Q_N)和负载管（本例为 Q_P）组成，因此称为伪 NMOS。为了便于比较，我们有必要重提 NMOS 逻辑的两种较早的形式。最早的形式是在 20 世纪 70 年代中期非常流行的采用增强型 MOSFET 作为负载的基本反相器结构，如图 10.19（b）所示。增强型负载 NMOS 逻辑电路的缺点是输出逻辑摆幅

相对较小，噪声容限低，静态功耗大。因为这些原因，这种逻辑电路技术现在已经销声匿迹了，它在 20 世纪 70 年代末和 80 年代初就被耗尽型负载 NMOS 电路取代，其中耗尽型 NMOS 晶体管栅极和源极短接作为负载元件。耗尽型负载基本反相器的结构如图 10.19（c）所示。



图 10.19 （a）伪 NMOS 逻辑反相器；（b）增加型负载 NMOS 反相器；（c）耗尽型负载 NMOS 反相器

最初我们期望当 $V_{GS} = 0$ 时耗尽型 NMOS 晶体管能够作为一个恒流源工作，成为一个极好的负载元件。[①]但是很快发现，耗尽型晶体管的衬底效应使得它的 i~v 特性曲线严重偏离了恒流源的特性要求。诚然，耗尽型负载 NMOS 电路的性能比起它的同伴来要优越，但是在制造耗尽型晶体管的时候需要额外增加一道工艺（称为沟道的离子植入）。尽管耗尽型负载 NMOS 已经被 CMOS 取代，人们还是能够在一些特殊的应用场合见到耗尽型负载电路。本书我们不讨论耗尽型负载 NMOS 逻辑的内容（感兴趣的读者可以参考本书的第三版）。

我们要介绍的伪 NMOS 反相器和耗尽型负载 NMOS 有很多相似之处，但其特性改善了很多，具备和互补 CMOS 电路直接抗衡的优点。

10.4.2 静态特性

伪 NMOS 反相器的静态特性可以采用与互补 CMOS 相同的方法推导。为此，我们注意到 Q_N 和 Q_P 晶体管的漏极电流为

$$i_{DN} = \frac{1}{2}k_n(v_I - V_t)^2, \text{这里，} v_O \geqslant v_I - V_t \text{（饱和区）} \tag{10.29}$$

$$i_{DN} = k_n\left[(v_I - V_t)v_O - \frac{1}{2}v_O^2\right], \text{这里，} v_O \leqslant v_I - V_t \text{（变阻区）} \tag{10.30}$$

$$i_{DP} = \frac{1}{2}k_p(V_{DD} - V_t)^2, \text{这里，} v_O \leqslant V_t \text{（饱和区）} \tag{10.31}$$

$$i_{DP} = k_p\left[(V_{DD} - V_t)(V_{DD} - v_O) - \frac{1}{2}(V_{DD} - v_O)^2\right], \text{这里，} v_O \geqslant V_t \text{（变阻区）} \tag{10.32}$$

其中，假设 $V_{tn} = -V_{tp} = V_t$，并利用 $k_n = k'_n(W/L)_n$ 和 $k_p = k'_p(W/L)_p$ 进行了简化。

① 电流源负载提供的充电电流不像电阻性负载在 v_O 往 V_{DD} 增加时那样会消失，因此电流源负载的 t_{PLH} 要比电阻性负载的低（参见习题 10.38）。当然，电阻性负载已经不在我们的问题之列，因为它所占用的芯片面积太大了（相当于上千个晶体管的面积）。

为了得到反相器的 VTC 曲线，我们把式（10.31）和式（10.32）表示的负载曲线叠加在 Q_N 的 i_D~v_{DS} 特性曲线（图中标注为 i_{DN}~v_O 曲线）上，再根据 $v_{GS}=v_I$ 的不同取值，建立如图 10.20 所示的结构。为了简化起见，图中只给出了 v_I 取两个极值时的 Q_N 曲线，分别对应 $v_I=0$ 和 V_{DD} 的情况。我们从中可以看出以下两点：

1. 相比 $v_I=V_{DD}$ 时的 Q_N 曲线而言，负载曲线表现出的饱和电流［见式（10.31）］要小得多。这是因为设计伪 NMOS 反相器时 k_n 通常比 k_p 大 4~10 倍。我们很快会讲到，这种反相器属于有比型逻辑电路[①]，其比值 $r \equiv k_n/k_p$ 决定了 VTC 曲线的所有转折点（包括 V_{OL}，V_{IL} 和 V_{IH} 等），从而也就决定了噪声容限。选择相对较大的 r 值可以减小 V_{OL}，增大噪声容限。
2. Q_P 的工作特性似乎接近于恒流源，但事实上它仅仅在 $v_O \leqslant V_t$ 的小范围内工作在饱和区。当 v_O 取其他值时，Q_P 工作在变阻区。

考虑 v_I 的两种极限情况：当 $v_I=0$ 时，Q_N 截止，Q_P 工作在变阻区，但是其电流和漏源间电压均为零。此时的工作点如图 10.20 中的 A 点所示。并且 $v_O=V_{OH}=V_{DD}$，而静态电流为零，于是静态功耗也为零。当 $v_I=V_{DD}$ 时，反相器工作在图 10.20 中的 E 点。与互补 CMOS 不同的是，这里的 V_{OL} 不为零，这显然是一个缺点。另一个缺点是：在低电压输出状态门电路有电流(I_{stat})流过，因而会存在静态功耗（$P_D=I_{stat}\times V_{DD}$）。



图 10.20　利用图解法确定图 10.19 所示反相器的 VTC 曲线

10.4.3　VTC 的推导

图 10.21 所示的是伪 NMOS 反相器的 VTC 曲线。如图所示，曲线可分为 4 个明显的区域（标注为 I 到 IV），分别对应于 Q_N 和 Q_P 可能的工作状态的不同组合。表 10.1 列出了这四个区域以及各个区域对应的晶体管工作状态和决定条件。利用这张表和式（10.29）到式（10.32）给出的器件工作特性方程，我们来推导 VTC 曲线不同区域对应的表达式，并求出用来表征反相器静态工作特性的重要参数。

① 对于 NMOS 反相器，V_{OL} 由器件的跨导工艺参数比$(K'(W/L))_{driver}/(K'(W/L))_{load}$ 决定。因而这种电路被称为有比逻辑电路。而 CMOS 逻辑电路不具有这种关系，因而可以被称为无比逻辑电路。



图 10.21　伪 NMOS 反相器的 VTC。图中曲线对应于 $V_{DD}=5$ V，$V_{tn}=-V_{tp}=1$ V，$r=9$ 的情况

■ 区域 I（AB 段）：

$$v_O = V_{OH} = V_{DD} \tag{10.33}$$

表 10.1　伪 NMOS 反相器的工作区域

区域	VTC 曲线段	Q_N	Q_P	条件
I	AB	截止区	变阻区	$v_I < V_t$
II	BC	饱和区	变阻区	$v_O \geqslant v_I - V_t$
III	CD	变阻区	变阻区	$V_t \leqslant v_O \leqslant v_I - V_t$
IV	DE	变阻区	饱和区	$v_O \leqslant V_t$

■ 区域 II（BC 段）：

令式（10.29）中的 i_{DN} 与式（10.32）中的 i_{DP} 相等，并将 $k_n = rk_p$ 代入并化简可得

$$v_O = V_t + \sqrt{(V_{DD} - V_t)^2 - r(v_I - V_t)^2} \tag{10.34}$$

将上式两边微分，并将 $\partial v_O / \partial v_I = -1$ 和 $v_I = V_{IL}$ 代入可以求出 V_{IL}：

$$V_{IL} = V_t + \frac{V_{DD} - V_t}{\sqrt{r(r+1)}} \tag{10.35}$$

根据定义，门限电压 V_M（即 V_{th}）等于 $v_O = v_I$ 时 v_I 的值：

$$V_M = V_t + \frac{V_{DD} - V_t}{\sqrt{r+1}} \tag{10.36}$$

最后，将 $v_O = v_I - V_t$ 代入式（10.34）可以得到区域Ⅱ的终点（即 C 点）。在该点上，Q_N 离开饱和区，进入变阻区。

- **区域 III（CD 段）：**
  这段曲线较短，不是很重要。D 点处的 $v_O = V_t$。
- **区域 IV（DE 段）：**
  令式（10.30）中的 i_{DN} 与式（10.31）中的 i_{DP} 相等，并将 $k_n = rk_p$ 代入并化简可得

$$v_O = (v_I - V_t) - \sqrt{(v_I - V_t)^2 - \frac{1}{r}(V_{DD} - V_t)^2} \tag{10.37}$$

将上式两边微分，并将 $\partial v_O / \partial v_I = -1$ 和 $v_I = V_{IH}$ 代入可以求出 V_{IH}：

$$V_{IH} = V_t + \frac{2}{\sqrt{3r}}(V_{DD} - V_t) \tag{10.38}$$

将 $v_I = V_{DD}$ 代入式（10.37），可得 V_{OL} 为

$$V_{OL} = (V_{DD} - V_t)\left[1 - \sqrt{1 - \frac{1}{r}}\right] \tag{10.39}$$

反相器处于低输出状态时的静态电流可以由式（10.31）得到：

$$I_{satat} = \frac{1}{2}k_p(V_{DD} - V_t)^2 \tag{10.40}$$

最后，我们利用式（10.35）和式（10.39）来确定 NM_L，利用式（10.33）和式（10.38）可确定 NM_H：

$$NM_L = V_t - (V_{DD} - V_t)\left[1 - \sqrt{1 - \frac{1}{r}} - \frac{1}{\sqrt{r(r+1)}}\right] \tag{10.41}$$

$$NM_H = (V_{DD} - V_t)\left(1 - \frac{2}{\sqrt{3r}}\right) \tag{10.42}$$

可见，由于 V_{DD} 和 V_t 由制造工艺决定，比值 r 是惟一可用来调控 V_{OL} 值和噪声容限的设计参数。

10.4.4　动态工作特性

反相器接负载电容 C 时，对反相器瞬态响应进行分析得到 t_{PLH} 的过程与互补 CMOS 反相器完全相同。电流 i_{DP} 对电容进行充电，我们可以用 $v_O = 0$ 到 $v_O = V_{DD}/2$ 区间内 i_{DP} 的平均值来估算 t_{PLH}，从而得到如下的近似表达式（这里假定 $V_t \simeq 0.2V_{DD}$）：

$$t_{PLH} = \frac{1.7C}{k_p V_{DD}} \tag{10.43}$$

电容放电的情况有所不同，电流 i_{DP} 需要减去 i_{DN} 才能得到放电电流。得到的近似表达式为

$$t_{PHL} \simeq \frac{1.7C}{k_n\left(1 - \frac{0.46}{r}\right)V_{DD}} \tag{10.44}$$

当 r 较大时，该式可以简化为

$$t_{PHL} \simeq \frac{1.7C}{k_n V_{DD}} \tag{10.45}$$

尽管上述这些表达式与互补 CMOS 反相器相同，但是伪 NMOS 反相器有一个特殊的问题：k_p 比 k_n 小 r 倍，因此 t_{PLH} 要比 t_{PHL} 大 r 倍，所以电路的延迟性能是不对称的。但是，对于大扇入的情况，伪 NMOS 门电路需要的晶体管个数较少，因而电容 C 比对应的互补 CMOS 门电路要小。

10.4.5 设计

设计时需要选定比值 r 和一个晶体管的 W/L 值。另一个晶体管的 W/L 值可以通过 r 算出。我们感兴趣的设计参数有 V_{OL}，NM_L，NM_H，I_{stat}，P_D，t_{PLH} 和 t_{PHL}。设计时需要重点考虑以下因素：

1. 比值 r 决定了 VTC 曲线的所有转折点。r 值越大，V_{OL} 越小［见式（10.39）］，噪声容限也越大［见式（10.41）和式（10.42）］。但是，较大的 r 值会增加动态响应的不对称性，并且当 $(W/L)_p$ 给定时会增加门的宽度。因而选择 r 时，需要在噪声容限与硅片面积和 t_P 之间做出权衡。通常，在 4 到 10 的范围内选择 r。
2. r 选定后，可以选择 $(W/L)_p$ 和 $(W/L)_n$ 中的一个值，另一个也会随之确定。这里，我们要选择较小的 $(W/L)_n$，从而使得门电路面积与 C 的值都较小。同样，$(W/L)_p$ 较小可使得 I_{stat} 和 P_D 都较小。另一方面，我们可能希望 W/L 比值较大，以使 t_P 较小，从而提高响应速度。在一般（高速）应用条件下，通常选择合适的 $(W/L)_p$ 值，使得 I_{stat} 在 50 ~ 100 μA 之间。这样，当 $V_{DD}=5$ V 时，P_D 就会在 0.25 mW 到 0.5 mW 的范围内。

10.4.6 门电路

除了负载器件外，伪 NMOS 门电路与互补 CMOS 门电路的 PDN 完全相同。图 10.22 所示为四输入的伪 NMOS 或非门和与非门电路。每个电路用了 5 个晶体管，而互补 CMOS 电路中用了 8 个晶体管。在伪 NMOS 电路中，或非门比与非门更受欢迎，因为前者没有用到晶体管的串联，因而可以使用最少数量的 NMOS 器件来实现。



图 10.22 伪 NMOS 型或非门和与非门电路

10.4.7　最后的说明

伪 NMOS 电路特别适用于输出值的常态为高的应用环境中。在这种情况下，静态功耗相当低（因为门电路只在低输出状态时有静态功耗）。另外，输出转换很可能是从高电平到低电平的转换，其传输延迟可以做到尽可能小。这种电路的典型应用有存储器的地址译码器（见 11.5 节）和只读存储器的设计（见 11.6 节）。

例题 10.3　考虑一个利用例题 10.1 中 CMOS 工艺制作的伪 NMOS 反相器。其中，$\mu_n C_{ox}=115\ \mu A/V^2$，$\mu_p C_{ox}=30\ \mu A/V^2$，$V_{tn}=-V_{tp}=0.4\ V$，$V_{DD}=2.5\ V$。$Q_N$ 的 W/L 比为 0.375 μm/0.25 μm，$r=9$。求：

（a）V_{OH}，V_{OL}，V_{IL}，V_{IH}，V_M，NM_H 和 NM_L；

（b）$(W/L)_p$；

（c）I_{stat} 和 P_D；

（d）t_{PLH}，t_{PHL} 和 t_P。假定反相器输出端的总电容为 7 fF。

解：

（a）$V_{OH}=V_{DD}=2.5\ V$

从式（10.39）可求得 V_{OL} 为

$$V_{OL}=(2.5-0.4)\left[1-\sqrt{1-\frac{1}{9}}\right]=0.12\ V$$

从式（10.35）可得 V_{IL} 为

$$V_{IL}=0.4+\frac{2.5-0.4}{\sqrt{9(9+1)}}=0.62\ V$$

从式（10.38）可得 V_{IH} 为

$$V_{IH}=0.4+\frac{2}{\sqrt{3\times 9}}\times(2.5-0.4)=1.21\ V$$

从式（10.36）可得 V_M 为

$$V_M=0.4+\frac{2.5-0.4}{\sqrt{9+1}}=1.06\ V$$

可得噪声容限为

$$NM_H=V_{OH}-V_{IH}=2.5-1.21=1.29\ V$$
$$NM_L=V_{IL}-V_{OL}=0.62-0.12=0.50\ V$$

可见，噪声容限不等并且 NM_L 相当低。

（b）Q_P 的 W/L 比为

$$\frac{\mu_n C_{ox}(W/L)_n}{\mu_p C_{ox}(W/L)_p}=9$$

$$\frac{115\times\dfrac{0.375}{0.25}}{30(W/L)_p}=9$$

故

$$(W/L)_p = 0.64$$

（c）低输出状态时的直流电流可以通过式（10.40）确定，即

$$I_{stat} = \frac{1}{2}\times 30\times 0.64(2.5-0.4)^2 = 42.3\ \mu A$$

可得静态功耗为

$$\begin{aligned} P_D &= I_{stat}\ V_{DD} \\ &= 42.3\times 2.5 = 106\ \mu W \end{aligned}$$

（d）从低到高的输出传播延迟可以通过式（10.43）确定，即

$$t_{PLH} = \frac{1.7\times 7\times 10^{-15}}{30\times 10^{-6}\times 0.64\times 2.5} = 0.25\ ns$$

从高到低的输出传播延迟可以通过式（10.45）确定，即

$$t_{PHL} = \frac{1.7\times 7\times 10^{-15}}{115\times 10^{-16}\times \dfrac{0.375}{0.25}\times 2.5} = 0.03\ ns$$

现在可得传播延迟为

$$t_P = \frac{1}{2}(0.25+0.03) = 0.14\ ns$$

尽管这里的传播延迟要比例题 10.1 中互补 CMOS 反相器的传播延迟大得多，但是这样的比较没有多大意义：伪 NMOS 电路通常出现在扇入较大的门电路中，而不是以单个反相器的形式出现。■

练习 D10.6 保持 r 不变，重新设计例题 10.3 中的反相器，使得其静态功耗降低到原来的一半。求新的 W/L 值。同时求出 t_{PLH}，t_{PHL} 和 t_P。假定 C 保持不变。噪声容限会变吗？

答案：$(W/L)_n$=1.5；$(W/L)_p$=0.32；0.5 ns；0.03 ns；0.27 ns；不变

练习 D10.7 用 r=4 重新设计例题 10.3 中的反相器。求 V_{OL} 和噪声容限。如果 $(W/L)_n$=0.375 μm/0.25 μm，求 $(W/L)_p$，I_{stat}，P_D，t_{PLH}，t_{PHL} 和 t_P。假定 C=7 fF。

答案：V_{OL}=0.28 V；NM_L=0.59 V；NM_H=0.89 V；$(W/L)_p$=1.44；I_{stat}=95.3 μA；P_D=0.24 mW；t_{PLH}=0.11 ns；t_{PHL}=0.03 ns；t_P=0.07 ns

10.5 传输晶体管逻辑电路

在输入和输出节点之间连接一些由开关组成的串联和并联网络，这些开关受输入逻辑变量的控制（见图 10.23），这是从概念上实现各种逻辑功能的简单方法。电路中的每个开关可以用单个 NMOS 晶体管实现［见图 10.24（a）］，也可以用一对互补 MOS 晶体管实现。后者被称为 CMOS 传输门结构［见图 10.24（b）］。这样组成的逻辑电路形式简单，特别适用于实现某些特殊逻辑功能，与互补 CMOS 逻辑电路结合可以有效地实现这些功能。

在这种形式的电路中，MOS 晶体管串接在输入与输出之间，用来控制信号的传输和阻断，因而被称为传输晶体管逻辑（PTL）。正如先前提到的那样，CMOS 传输门经常用做开关，因而这种逻辑电路又被称为传输门逻辑。这两种说法可以互换，与开关的实际实现方式无关。



图 10.23　传输晶体管逻辑门模型：（a）由输入变量 B 和 C 控制的两个开关，它们串接在输入和输出节点之间。若输入端加上输入变量 A，则输出端（隐含一个对地的负载）实现的功能是 $Y = ABC$；（b）两个开关并联可实现逻辑 $Y = A(B + C)$



图 10.24　连接节点 A 和 Y 的压控开关的两种实现方式：（a）单个 NMOS 管；（b）CMOS 传输门

尽管模型简单，但是在设计传输晶体管逻辑电路时要比较小心。下面，我们来分析 PTL 电路设计的基本原则及其应用实例。

10.5.1　基本设计要求

设计 PTL 电路时有一条基本设计要求，就是要保证在任意时刻每个电路节点对 V_{DD} 或对地有一条低阻抗的通路。为了说明这一点，考虑图 10.25（a）中的情形：开关 S_1（通常是一个较大 PTL 网络的一部分，未画出）受变量 B 控制，与 CMOS 反相器输出 A 构成与逻辑。PTL 电路的输出 Y 与另一个反相器的输入相连。显然，若 B 为高，则 S_1 关闭且 $Y = A$。Y 节点要么通过 Q_2 与 V_{DD} 连接（若 A 为高），要么通过 Q_1 接地（若 A 为低）。但是，当 B 变低且 S_1 打开时，情况会怎么样呢？Y 节点会变成一个高阻节点。如果先前的 v_Y 为零，则会继续保持为零。但是，如果先前的 v_Y 为高电平 V_{DD}，寄生电容 C 上的电荷可继续维持这个电压，但是只能持续很短的时间：无法避免的漏电流会缓慢对 C 放电，v_Y 也会相应变低。无论如何，这种电路都不能再被视为静态组合逻辑电路了。

解决这个问题比较容易：当 B 变低时，为节点 Y 建立一条低阻通路，如图 10.25（b）所示。这里，另一个开关 S_2 受 $\overline{B}$ 控制，连接在 Y 和地之间。当 B 变低时，S_2 关闭，在 Y 和地之间建立一条低阻通路。



图 10.25　设计 PTL 电路时的一条基本设计要求：在任意时刻，每个电路节点对 V_{DD} 或对地有一条阻抗较小的通路；图（a）中当 B 为低且 S_1 打开时不存在这样的通路；图（b）中由开关 S_2 提供这样的通路

10.5.2　作为开关工作的 NMOS 晶体管

用单个 NMOS 晶体管实现 PTL 电路中开关的电路比较简单，占用的面积和节点电容也较小。但是，在获得这些优点的同时，却牺牲了电路的静态及动态性能。为了说明这一点，考虑图 10.26 所示的电路，其中 NMOS 晶体管 Q 用做开关，连接在输入电压 v_I 和输出节点之间。输出端与地之间的总电容用 C 表示。当加在 Q 栅极的控制电压为高电平 V_{DD} 时，开关闭合，如图中所示。我们来分析 $t = 0$ 时输入电压 v_I 变成高电平 V_{DD} 后电路的工作情况。假定初始状态的输出电压 v_O 为零，电容 C 已被完全放电。



图 10.26　NMOS 晶体管用做 PTL 电路中开关时的工作情况。这里的分析对应于开关闭合（v_C 为高电平）和输入由低变高（$v_I = V_{DD}$）的情况

v_I 变成高电平后，晶体管工作在饱和区，输出电流 i_D 对电容充电：

$$i_D = \frac{1}{2}k_n(V_{DD} - v_O - V_t)^2 \tag{10.46}$$

这里，$k_n = k'_n(W/L)$，并且因为源极与衬底之间的电压为 v_O，V_t 由衬底效应决定，因此［参见（式 4.33）］，

$$V_t = V_{t0} + \gamma(\sqrt{v_O + 2\phi_f} - \sqrt{2\phi_f}) \tag{10.47}$$

所以，开始时（即 $t = 0$ 时），$V_t = V_{t0}$，电流 i_D 较大。但是，当 C 充电之后，v_O 升高，故 V_t 变大［见式（10.47）］，而 i_D 减小。i_D 减小可以归结于 v_O 和 V_t 的同时升高。因此，电容充电的过程会比

较慢。更严重的是，从式（10.46）可以看出，当 v_O 变为（$V_{DD}-V_t$）时 i_D 减小为零，因此输出的高电平电压(V_{OH})将不等于 V_{DD}，V_{OH} 会比 V_{DD} 低 V_t。更糟的是，V_t 的值会是 V_{t0} 的 1.5 ~ 2 倍!

除了降低了门电路的抗噪声能力以外，较低的 V_{OH}（通常称为弱高电平）会带来另一个缺点：考虑当输出端与一个互补 CMOS 反相器的输入端相连时的情形（如图 10.25 所示）。较低的V_{OH}会使负载反相器的 Q_P 导通，因此反相器具有一定的静态电流和静态功耗。

图 10.26 中 PTL 门的传播延迟 t_{PLH} 定义为从 v_O 到 $V_{DD}/2$ 的时间。利用与前面类似的处理方法可以求出这个值。我们稍后将用一个例子加以说明。

图 10.27 所示的是当 v_I 变为低电平（0 V）时的 NMOS 开关电路。假定初始状态为 $v_O = V_{DD}$。在 $t = 0+$时，晶体管导通且工作在饱和区：

$$i_D = \frac{1}{2}k_n(V_{DD} - V_t)^2 \qquad (10.48)$$

我们注意到，由于源极电压现在为 0 V（源极和漏极的位置已经交换），衬底效应不存在，V_t保持为 V_{t0}。当 C 放电时，v_O 减小，当减小到 $v_O = V_{DD} - V_t$时晶体管进入变阻区。但是，电容仍然继续放电，直到 C 彻底放电结束且 $v_O = 0$ 为止。因此，NMOS 晶体管的 $V_{OL} = 0$，是一个“强低电平”。同样，传播延迟 t_{PHL} 可以用通用方法求得，如下例中所示。



图 10.27　当输入由高变低（$v_I = 0$ V）时 NMOS 开关的工作情况。考虑到 NMOS 晶体管的漏极电压总是比源极高，因此与图 10.26 所示的电路相比，漏极和源极的位置发生了交换

例题 10.4　考虑图 10.26 和图 10.27 所示的 NMOS 晶体管开关。其中，$\mu_n C_{ox} = 50\ \mu A/V^2$，$\mu_p C_{ox} = 20\ \mu A/V^2$，$|V_{t0}| = 1$ V，$\gamma = 0.5\ V^{1/2}$，$2\phi_f = 0.6$ V，$V_{DD} = 5$ V。设晶体管的尺寸是这种工艺下最小的，即 4 μm/2 μm。假定输出端与地之间的总电容 $C = 50$ fF。

（a）在 v_I 为高电平（见图 10.26）的条件下，求 V_{OH}。

（b）如果输出端连接的是一个 CMOS 反相器，其$(W/L)_p = 2.5(W/L)_n = 10\ \mu m/2\ \mu m$，若反相器输入端电压为（a）的结果，求反相器的静态电流和功耗，同时求出反相器的输出电压。

（c）求 t_{PLH}。

（d）在 v_I 由高电平变为低电平的条件下（见图 10.27），求 t_{PHL}。

（e）求 t_P。

解：

（a）参见图 10.26，V_{OH} 是 Q 停止导通时的 v_O 值：

$$V_{DD} - V_{OH} - V_t = 0$$

故

$$V_{OH} = V_{DD} - V_t$$

其中，V_t是源极与衬底之间的反向电压等于V_{OH}时的开启电压。利用式（10.47）可得

$$V_t = V_{t0} + \gamma(\sqrt{V_{OH} + 2\phi_f} - \sqrt{2\phi_f})$$
$$= V_{t0} + \gamma(\sqrt{V_{DD} - V_t + 2\phi_f} - \sqrt{2\phi_f})$$

将V_{t0}=1，γ=0.5，V_{DD}=5和$2\phi_f$=0.6代入，可得到关于V_t的二次方程。方程的解为

$$V_t = 1.6\ \text{V}$$

故

$$V_{OH} = 3.4\ \text{V}$$

可以看到，信号幅度有了很大衰减。

（b）负载反相器的输入信号为3.4 V，因此，流过Q_P的电流为

$$i_{DP} = \frac{1}{2} \times 20 \times \frac{10}{2}(5 - 3.4 - 1)^2 = 18\ \mu\text{A}$$

故反相器的静态功耗为

$$P_D = V_{DD} i_{DP} = 5 \times 18 = 90\ \mu\text{W}$$

我们注意到Q_N工作在变阻区，由此可以求出反相器的输出电压。令流过Q_N和Q_P的电流（即18 μA）相等，可以求出输出电压为0.08 V。

（c）要计算t_{PLH}，需要求出$t=0$时（此时$v_O=0$，$V_t=V_{t0}=1$ V）和$t=t_{PLH}$时（此时$v_O=2.5$ V，V_t待求）的i_D：

$$i_D(0) = \frac{1}{2} \times 50 \times \frac{4}{2} \times (5-1)^2 = 800\ \mu\text{A}$$

$$V_t(v_O = 2.5\ \text{V时}) = 1 + 0.5(\sqrt{2.5 + 0.6} - \sqrt{0.6}) = 1.49\ \text{V}$$

$$i_D(t_{PLH}) = \frac{1}{2} \times 50 \times \frac{4}{2}(5 - 2.5 - 1.49)^2 = 50\ \mu\text{A}$$

现在可以求得平均放电电流为

$$i_D\big|_{\text{平均}} = \frac{800 + 50}{2} = 425\ \mu\text{A}$$

可求得t_{PLH}为

$$t_{PLH} = \frac{C(V_{DD}/2)}{i_D\big|_{\text{平均}}}$$
$$= \frac{50 \times 10^{-15} \times 2.5}{425 \times 10^{-6}} = 0.29\ \text{ns}$$

（d）参见图10.27所示的电路。可以看到，V_t保持为V_{t0}=1 V。$t=0$时的漏极电流为

$$i_D(0) = \frac{1}{2} \times 50 \times \frac{4}{2}(5-1)^2 = 800\ \mu\text{A}$$

在$t=t_{PHL}$时，Q工作在变阻区，故

$$i_D(t_{PHL}) = 50 \times \frac{4}{2}\left[(5-1) \times 2.5 - \frac{1}{2} \times 2.5^2\right]$$
$$= 690\ \mu\text{A}$$

因此，平均放电电流为

$$i_D\big|_{\text{平均}} = \frac{1}{2}(800+690) = 740\ \mu\text{A}$$

可求得 t_{PHL} 为

$$t_{PHL} = \frac{50\times10^{-15}\times2.5}{740\times10^{-6}} = 0.17\ \text{ns}$$

（e）$t_P = \frac{1}{2}(t_{PLH}+t_{PHL}) = \frac{1}{2}(0.29+0.17) = 0.23\ \text{ns}$ ■

例题 10.4 清楚地说明了信号电平损失的问题以及对后级 CMOS 反相器产生的信号删除作用。一些经过巧妙设计的方法可以将输出电平恢复到 V_{DD}。我们简要讨论其中的两种方法：一种方法基于电路，另一种方法基于制造工艺。

基于电路的方法如图 10.28 所示，其中 Q_1 是受输入 B 控制的一个传输晶体管。PTL 网络的输出节点连接到一个由 Q_N 和 Q_P 组成的互补反相器的输入端。电路中还加入了一个 PMOS 晶体管 Q_R，其栅极受反相器输出电压 v_{O2} 的控制。可以看到，当 PTL 门的输出 v_{O1} 为低电平（地电平）时，v_{O2} 为高电平(V_{DD})，Q_R 将截止。反过来，当 v_{O1} 为高电平但不等于 V_{DD} 时，反相器的输出将为低电平（显然应当如此），Q_R 将导通，并提供一个电流将 C 充电至 V_{DD}。这一过程在 $v_{O1}=V_{DD}$ 时停止，即当输出电压恢复到应有电平后停止。Q_R 提供的“电平恢复”功能经常用在 MOS 数字电路设计中。需要注意的是，尽管对这一过程的描述比较简单，但是 Q_R 的接入与 CMOS 反相器形成了“正反馈”，因而工作情况比看上去要复杂得多，尤其是瞬态工作情况。对 Q_R 的 W/L 比的选择也是一个复杂的过程，尽管通常选择比 k_n 小得多的 k_r（比如 1/3 或 1/5）。直观上看这是合适的，因为这样的话 Q_R 在电路工作中不会起主要作用，它只是将 V_{OH} 恢复到 V_{DD}［见 Rabaey（1996）］。晶体管 Q_R 称为“弱 PMOS 晶体管”。



图 10.28　在 CMOS 反相器两端并接晶体管 Q_R 形成反馈环路，将 Q_1 输出的 V_{OH} 电平恢复到 V_{DD}

另一种对输出高电平信号(V_{OH})损失进行纠正的方法基于制造工艺。具体而言，由于 V_{OH} 的损失值等于 V_{tn}，我们可以为 NMOS 开关选择较低的 V_{tn} 以减少损失，也可以使用 $V_{tn}=0$ 的器件以彻底消除损失。制造这类零开启电压的器件时利用了离子植入工艺来控制 V_{tn} 的值。这类器件被称为自然器件。

10.5.3　作为开关的 CMOS 传输门

用 CMOS 传输门实现开关可以显著改善电路的静态和动态性能。传输门使用一对并联的互补

晶体管，它表现出良好的开关特性，可以提供双向电流，同时它还表现为一个在输入电压很宽的范围内基本保持不变的电阻。这些特点使得传输门不仅在数字应用中是一个良好的数字开关，而且在数据转换器（见第 9 章）和开关电容滤波器（见第 12 章）等应用中也可作为一个良好的模拟开关使用。

图 10.29（a）所示的是处于“开”状态的传输门开关，输入 v_I 在 $t=0$ 时升高为 V_{DD}。与前面一样，假设输出电压的初始值为零，则 Q_N 工作在饱和区，提供的充电电流为

$$i_{DN}=\frac{1}{2}k_n(V_{DD}-v_O-V_{tn})^2 \tag{10.49}$$

其中，与单个 NMOS 开关的情况类似，V_{tn} 取决于衬底效应：

$$V_{tn}=V_{t0}+\gamma(\sqrt{v_O+2\phi_f}-\sqrt{2\phi_f}) \tag{10.50}$$

Q_N 导通的电流将逐渐变小，直到 $v_O=V_{DD}-V_{tn}$ 时减少为零。但是需要注意，由于 $V_{SG}=V_{DD}$，因此 Q_P 开始时处于饱和区：

$$i_{DP}=\frac{1}{2}k_p(V_{DD}-|V_{tp}|)^2 \tag{10.51}$$

其中，由于 Q_P 的衬底与 V_{DD} 相连，$|V_{tp}|$ 保持 V_{t0} 不变，并假定这个值与 n 沟道器件相等。对电容充电的总电流为 i_{DN} 与 i_{DP} 之和。当 $v_O=|V_{tp}|$ 时，Q_P 进入变阻区，但是一直处于导通状态，直到 C 充电结束，$v_O=V_{OH}=V_{DD}$。因此，p 沟道器件为门提供了一个“强高电平”。t_{PLH} 可以通过常用的方法得到，我们能够预计由于 PMOS 器件提供了额外的电流，因此对于相同的 C，t_{PLH} 比单个 NMOS 开关要小。但是需要注意，增加的 PMOS 晶体管使得 C 的值也变大了。



图 10.29　传输门用做 PTL 电路中开关时的工作情况：（a）v_I 为高电平；（b）v_I 为低电平

当 v_I 下降时，Q_N 与 Q_P 产生作用交换，如图 10.29（b）所示。对图 10.29（b）进行分析可以看出，当 v_O 下降到$|V_{tp}|$后，Q_P 将停止导通。其中$|V_{tp}|$为

$$|V_{tp}| = V_{t0} + \gamma[\sqrt{V_{DD} - v_O + 2\phi_f} - \sqrt{2\phi_f}] \qquad (10.52)$$

但是 Q_N 会一直导通，直到 C 放电结束，$v_O = V_{OL} = 0\text{V}$，得到的是“强零电平”。

与单个 NMOS 开关相比，传输门的静态和动态性能都要好得多，然而付出的代价是电路复杂度、面积和电容的增加。

练习 10.8　图 10.29(a)和图 10.29(b)所示的传输门由 CMOS 工艺制造，相关参数为 $k'_n = 50\ \mu\text{A/V}^2$，$k'_p = 20\ \mu\text{A/V}^2$，$V_{tn} = |V_{tp}|$，$V_{t0} = 1\text{ V}$，$\gamma = 0.5\ \text{V}^{1/2}$，$2\phi_f = 0.6\text{ V}$，$V_{DD} = 5\text{ V}$。设晶体管 Q_N 和 Q_P 的尺寸是这种工艺下最小的，即$(W/L)_n = (W/L)_p = 4\ \mu\text{m}/2\ \mu\text{m}$。输出节点处的总电容为 70 fF。尽可能利用例题 10.4 的结果。

（a）对于图 10.29（a）中的情况，求 $i_{DN}(0)$，$i_{DP}(0)$，$i_{DN}(t_{PLH})$，$i_{DP}(t_{PLH})$和 t_{PLH}。

（b）对于图 10.29（b）中的情况，求 $i_{DN}(0)$，$i_{DP}(0)$，$i_{DN}(t_{PHL})$，$i_{DP}(t_{PHL})$和 t_{PHL}。当 v_O 多大时 Q_P 会关闭？

（c）求 t_P。

答案：（a）800 μA，320 μA，50 μA，275 μA，0.24 ns；（b）800 μA，320 μA，688 μA，20 μA，0.19 ns，1.6 V；（c）0.22 ns

10.5.4　传输晶体管逻辑电路举例

在本节的最后，我们给出一些 PTL 逻辑电路的例子。图 10.30 所示的是一个用 PTL 实现的二选一多路开关：根据 C 的不同逻辑值，输出 Y 将与 A 或 B 相连。这个电路实现的布尔函数是

$$Y = CA + \overline{C}B$$

第二个例子是一个高效实现异或（XOR）逻辑功能的电路。如图 10.31 所示，该电路使用了 4 个晶体管用做传输门，另外 4 个晶体管用于生成两个反相器需要的反变量 $\overline{A}$ 和 $\overline{B}$，因此总共使用了 8 个晶体管。而互补 CMOS 实现方案中需要使用 12 个晶体管。



图 10.30　一个用传输晶体管逻辑实现的二选一多路开关



图 10.31　利用传输晶体管逻辑实现的 XOR 逻辑功能

最后一个 PTL 的例子是图 10.32 所示的电路，其中使用了开启电压较低或为零的 NMOS 开关。输入端使用了输入原变量及其反变量，而电路的输出也同时包含布尔函数值及其互补值。因而这种形式的电路被称为互补传输晶体管逻辑（CPL）。这种电路由两个相同的传输晶体管网络组成，且对应的晶体管门由相同的信号（B 和 $\overline{B}$）控制。而 PTL 的输入是互补的：A 和 B 输入第一个网络，$\overline{A}$ 和 $\overline{B}$ 输入第二个网络。图中所示的电路实现了与和与非逻辑功能。



图 10.32 一个同时使用输入原变量及其反变量的传输晶体管逻辑门。这种类型的电路因此被称为互补传输晶体管逻辑或 CPL。电路的输出同时提供输出函数及其互补值

练习 10.9 考虑图 10.32 所示的电路，输入信号发生如下一些变动。求出每种情况下的 Y 和/$\overline{Y}$。

（a）5 端和 6 端的信号交换（$\overline{B}$ 连到 5 端，B 连到 6 端）。其余不变。

（b）5 端和 6 端的信号交换同（a），2 端和 4 端的信号分别改为 $\overline{A}$ 和 A。其余不变。

答案：（a）$Y = A + B$，$\overline{Y} = \overline{A}\,\overline{B} = \overline{A + B}$（即或–或非）；（b）$Y = A\overline{B} + \overline{A}B$，$\overline{Y} = \overline{A}\,\overline{B} + AB$（即异或–同或）。

10.5.5 最后的说明

尽管使用零开启电压值的器件可以解决使用 NMOS 开关时的信号电平损失问题，然而这种电路很容易受到噪声及其他因素的影响，比如亚阈区导通状态下的漏电流等。

10.6 动态逻辑电路

之前我们介绍的逻辑电路都属于静态类型。在静态逻辑电路中，每个节点任何时刻都有一条通向 V_{DD} 或地的低阻通路。同样，任何时刻每个节点的电压都是确定的，不存在浮动的节点。静态电路不需要时钟（即周期性定时信号）就可以工作，尽管可能出于其他原因采用了时钟。与此相反，我们将要讨论的动态逻辑电路的工作却需要依靠特定电路节点处寄生电容上存储的信号电压。由于电荷会随着时间的增长而发生泄漏，这类电路需要进行周期性的刷新，因此需要一个满足某种最低频率要求的时钟。

在介绍动态逻辑电路技术之前，我们先对已讲过的各种逻辑电路类型做一个总结。互补 CMOS 电路所有方面的性能几乎都很优异：它易于设计，逻辑摆幅最大，抗噪声能力强，无静态功耗，通过适当设计可以提供相等的低电平到高电平与高电平到低电平的传播延迟。但它最大的缺点是增加一个门的输入时需要增加两个晶体管，因此对于高扇入门而言会增大芯片面积和总电容，从而增加传播延迟和动态功耗。伪 NMOS 电路减少了需要的晶体管个数，但却以牺牲静态功耗为代价。传输晶体管逻辑能够得到简单而且面积小的电路，但是通常只用于某些特殊应用中，

特别当开关是单个 NMOS 管时，需要使用互补反相器恢复信号电平。本节将要介绍的动态逻辑电路技术与伪 NMOS 电路一样使用较少的器件个数，同时将静态功耗减少为零。稍后将会讲到，这是以增加电路的复杂性和牺牲抗干扰性能为代价的。

10.6.1　基本原理

图 10.33（a）所示的是基本动态逻辑门。电路中包括一个实现逻辑功能的下拉网络（PDN），它与互补 CMOS 门或伪 NMOS 门的 PDN 完全相同。但是，电路中还有两个串联的开关，它们受时钟信号ϕ的控制周期性地工作，时钟信号ϕ的波形如图 10.33（b）所示。当ϕ为低电平时，Q_p 开启，此时电路处于建立或预充电阶段。当ϕ为高电平时，Q_p 关闭，Q_e 开启，电路进入赋值阶段。还要注意的是，C_L 表示输出节点与地之间的总电容。



图 10.33　（a）动态 MOS 逻辑电路的基本结构；（b）动态逻辑电路工作时需要的时钟的波形；（c）一个实际电路的例子

在预充电阶段，Q_p 导通，对 C_L 充电，因此在预充电结束时，Y 点的电压等于 V_{DD}。同样，在预充电时，允许输入 A，B 和 C 改变为合适的值。注意，由于 Q_e 关闭，因此不存在通往地的通路。

在赋值阶段，Q_p 关闭，Q_e 开启。此时如果输入组合对应于高输出电平，则 PDN 不导通（与互补 CMOS 门中的情况一样），输出保持在高电平 V_{DD}，因此 $V_{OH}=V_{DD}$。这里没有低电平到高电平的传播延迟，因此 $t_{PLH}=0$。反之，如果输入组合对应的输出为低电平，PDN 中某些 NMOS 晶体管就会导通，通过晶体管 Q_e 在输出节点和地之间形成一条通路。从而 C_L 通过 PDN 放电，输出节点电压会下降到 $V_{OL}=0$ V。高电平到低电平的传播延迟 t_{PHL} 可以利用与互补 CMOS 电路采用的相同方法求得，但要注意一个例外，本电路对地的通路中包括一个串联的晶体管 Q_e。尽管延迟会稍有增加，但由于不存在 PUN，因此输出节点处的电容减少了，从而弥补了延迟的增加。

作为例子，图 10.33（c）给出了实现函数 $Y=\overline{A+BC}$ 的电路。PDN 中确定晶体管尺寸的过程通常遵循静态 CMOS 设计时采用的原则。对于 Q_p，应选择足够大的 W/L 比，以保证在预充电阶段 C_L 能够完全充电。但是 Q_p 的尺寸应较小，因为不能使电容 C_L 增加太多。本电路属于无比（ratioless）MOS 逻辑，输出电平与晶体管的 W/L 的比值无关。

考虑一个用动态逻辑形式实现的四输入与非门，该与非门由 CMOS 工艺制造，参数为 $\mu_n C_{ox}=50\ \mu$A/V^2，$\mu_p C_{ox}=20\ \mu$A/V^2，$V_{tn}=|V_{tp}|=1$ V，$V_{DD}=5$ V。为了使得 C_L 较小，NMOS 晶体管的尺

寸应取这种工艺下的最小值，即 $W/L=4\,\mu m/2\,\mu m$（包括 Q_e）。PMOS 预充电晶体管 Q_p 的 $W/L=6\,\mu m/2\,\mu m$。总的电容 C_L 为 30 fF。

练习 10.10 考虑 Q_p 栅极降为 0 V 时的预充电过程。假设在 $t=0$ 时 C_L 已被完全放电。我们希望求出输出电压的上升时间，该时间定义为 v_Y 从最终值 5 V 的 10%上升到 90%时所需的时间。求出 $v_Y=0.5$ V 和 $v_Y=4.5$ V 时的电流，并计算 t_r 的近似值，其中 $t_r=C_L(4.5-0.5)/I_{av}$，I_{av} 是两个电流值的平均值。

答案：480 μA；112 μA；0.4 ns

练习 10.11 接下来考虑高电平到低电平的传播延迟 t_{PHL} 的计算。求串联的 5 个 NMOS 晶体管的等效 W/L 值。求出 $v_Y=5$ V 和 $v_Y=2.5$ V 时的放电电流。最后，利用这两个电流值的平均值估算 t_{PHL}。

答案：$(W/L)_{eq}=0.4$；160 μA；138 μA；0.5 ns

10.6.2 非理想效应

下面我们对动态逻辑电路的几种非理想效应做一个简要的讨论。

噪声容限 因为在赋值阶段，当 $v_I=V_{tn}$ 时，NMOS 晶体管开始导通：

$$V_{IL}\simeq V_{IH}\simeq V_{tn}$$

因此噪声容限为

$$NM_L=V_{tn}$$
$$NM_H=V_{DD}-V_{tn}$$

可见噪声容限并不相等，NM_L 要小得多。尽管 NM_H 较高，但我们很快会讲到，其他一些非理想因素会减小它的值。这里要注意的是，由于输出节点是一个高阻节点，因此容易受到噪声和其他干扰的影响。

由于泄漏效应造成的输出电压衰减 如果没有经过 PDN 通向地的通路，那么输出电压将理想地保持在高电平 V_{DD}。然而这是基于 C_L 上电荷不变做出的假设。实际上，存在着使得 C_L 缓慢放电、v_Y 下降的漏电流。泄漏的主要原因是晶体管的漏极与输出端相连，其与衬底之间的反偏结存在反向电流。该电流介于 10^{-12} A 到 10^{-15} A 之间，且随着温度的升高迅速上升（温度每升高 10°C，电流大约增大 1 倍）。因此，如果时钟工作在一个较低的频率，输出节点没有得到周期性的“刷新”，则电路不会正常工作。我们将在第 11 章介绍动态存储器单元时得到相同的结论。

电荷共享 这是导致 C_L 上电荷损失、v_Y 明显低于 V_{DD} 的另一个原因，通常也是更主要的原因。为了说明这一点，参见图 10.34（a）。图中画出了 PDN 最上方的两个晶体管 Q_1 和 Q_2，以及预充电晶体管 Q_p。这里，C_1 是 Q_1 和 Q_2 公共节点与地之间的电容。赋值阶段开始时，在 Q_p 关闭和 C_L 充电至 V_{DD} 之后［见图 10.34（a）］，我们假定 C_1 初始时不带电荷，输入信号使得 Q_1 的栅极为高电平，而 Q_2 的栅极为低电平。容易看出 Q_1 将开启，其漏极电流 i_{D1} 会按图中所示进行流动并对 C_L 放电，对 C_1 充电。尽管最终 i_{D1} 会下降为零，C_L 也会有一些电荷的损失，这些电荷会传递给 C_1。这种现象称为电荷共享。

这里，我们不准备继续讨论电荷共享问题。需要指出的是，人们通常会采用一些技术减小它的影响。一种方法是增加一个 p 沟道器件，使得始终有一个较小的电流来补充 C_L 上损失的电荷，如图 10.34（b）所示。这种电路结构使我们想起了伪 NMOS 电路。事实上，增加这个晶体管将使门电路损耗一些静态功率。然而有利的是：增加的晶体管将降低输出节点的阻抗，使门电路不易受噪声的影响，而且解决了泄漏和电荷共享问题。另一种解决电荷共享问题的方法是对内部节点进行预充电，也就是对电容 C_1 进行预充电。这种方法付出的代价是增加了电路的复杂度和节点电容值。



图 10.34　（a）电荷共享；（b）增加一个始终导通的晶体管 Q_L 来解决电荷共享问题，付出的代价是增加静态功耗

级联动态逻辑门　级联动态逻辑门会产生一个严重的问题。考虑图 10.35 所示的情况，图中两个单输入动态门级联连接。在预充电阶段，C_{L1} 和 C_{L2} 会分别通过 Q_{p1} 和 Q_{p2} 进行充电。因此在预充电阶段的最后，$v_{Y1} = V_{DD}$，$v_{Y2} = V_{DD}$。现在来看当输入 A 为高电平时赋值阶段的工作情况。显然，正确的结果应是 Y_1 为低电平（$v_{Y1} = 0$ V），Y_2 为高电平（$v_{Y2} = V_{DD}$）。但是，实际情况有所不同。当赋值阶段开始时，Q_1 开启，C_{L1} 开始放电。但是，与此同时，Q_2 开启，C_{L2} 同样开始放电。直到 v_{Y1} 比 V_{tn} 小时 Q_2 才会关闭。遗憾的是，届时 C_{L2} 已经损失了相当多的电荷，v_{Y2} 会小于期望值 V_{DD}。（这里特别需要注意的是，在动态逻辑电路中，电荷一旦损失就永远也得不到复原。）这个问题相当严重，以至于简单的级联实际上是不可行的。然而与以往一样，聪明的设计人员提出了很多方法来解决这一问题，从而使得动态逻辑电路的级联成为可能。在练习 10.12 之后，我们会讨论其中的一种方法。



图 10.35　两个单输入动态门级联。当输入 A 为高电平时，在赋值阶段，C_{L2} 会部分放电，输出 Y_2 会降到 V_{DD} 以下，使得逻辑功能异常

练习 10.12　为了进一步分析前面提到的级联问题，我们来求图 10.35 所示电路输出电压 v_{Y2} 的衰减量。考虑赋值阶段开始时的电路：$t = 0$ 时，$v_{Y1} = v_{Y2} = V_{DD}$，$v_\phi = v_A = V_{DD}$。晶体管 Q_{p1} 和 Q_{p2} 关闭，可以从等效电路中除去。另外，为了进行近似分析，可以将 Q_1 和 Q_{e1} 的串联组合用一个等效 W/L 值的器件代替，Q_2 和 Q_{e2} 的组合也是如此，从而得到图 E10.12 所示的近似等效电路。

我们感兴趣的是，v_{Y1}从V_{DD}开始下降到V_t时（此时Q_{eq2}关闭且C_{L2}放电结束）的时间段Δt内电路的工作情况。假设制造工艺参数的值同例题 10.4。对于图 10.35 所示电路中的所有 NMOS 晶体管，$W/L = 4\ \mu m/2\ \mu m$，$C_{L1} = C_{L2} = 40$ fF。



图 E10.12

（a）求$(W/L)_{eq1}$和$(W/L)_{eq2}$。

（b）求$v_{Y1} = V_{DD}$和$v_{Y1} = V_t$时i_{D1}的值，并由此确定i_{D1}的平均值。

（c）利用（b）中求出的i_{D1}的平均值估算Δt。

（d）求Δt内i_{D2}的平均值。为了简化起见，将栅极电压v_{Y1}取为变化过程的中间值（即$v_{Y1} = 3$ V）时i_{D2}的值作为平均值。（提示：Q_{eq2}始终处于饱和区。）

（e）利用（c）中求得的Δt和（d）中求得的i_{D2}的平均值，估算Δt内v_{Y2}的衰减量，进而求出v_{Y2}的终值。

答案：（a）1，1；（b）400 μA 和 175 μA，平均值为 288 μA；（c）0.56 ns；（d）100 μA；（e）$\Delta v_{Y2} = 1.4$ V，故v_{Y2}降低为 3.6 V。

10.6.3 多米诺 CMOS 逻辑

多米诺 CMOS 逻辑是一种能够级联的动态逻辑电路。图 10.36 给出了多米诺 CMOS 逻辑门的结构。我们注意到，它就是一个图 10.33（a）所示的基本动态逻辑门，只是在输出端连接了一个静态 CMOS 反相器。这个门的工作情况比较简单。当预充电时，X升高到V_{DD}，门的输出Y为 0 V。在赋值阶段，根据输入变量的相互组合，X可能保持高电平，输出Y因此保持低电平（$t_{PHL} = 0$），或者X降为 0 V，输出Y升高为V_{DD}（t_{PLH}为有限值）。因此，在赋值阶段，输出要么保持低电平，要么经过一次由低变高的转换。



图 10.36 多米诺 CMOS 逻辑门。电路由一个动态 MOS 逻辑门和与其输出端相连的一个静态 CMOS 反相器组成。在赋值阶段，Y可能保持低电平（0 V），也可能完成一次从 0 到 1 的转换（最终变为V_{DD}）

为了说明多米诺 CMOS 门能够级联的原因，参见图 10.37（a）所示的情况。图中画出了相互级联的两个多米诺门。为简单起见，我们只画出了单输入门。在预充电结束时，X_1 处的电压为 V_{DD}，Y_1 为 0 V，X_2 为 V_{DD}，Y_2 为 0 V。与前面一样，假设赋值阶段开始时 A 为高电平因此随着 ϕ 的升高，电容 C_{L1} 开始放电，将 X_1 拉低。同时，Q_2 栅极的低输入电压使得 Q_2 保持关闭，C_{L2} 也保持完全充电状态。当 v_{X1} 下降到低于反相器 I_1 的门限电压时，Y_1 会升高，将 Q_2 开启，从而开始对 C_{L2} 放电，将 X_2 拉低。最后，Y_2 升高到 V_{DD}。

由以上叙述可以看出，由于在赋值阶段开始时多米诺门的输出为低电平，因此级联的下一级门不会过早出现电容放电现象。如图 10.37（b）所示，输出 Y_1 在时钟上升沿后的 t_{PLH} 内会经历从 0 到 1 的转换。随后，输出 Y_2 在另一个 t_{PLH} 内也会经历从 0 到 1 的转换。这种由于门的级联产生的上升沿的传播现象与多米诺骨牌一个接一个倒下的情形类似，这也就是多米诺 CMOS 逻辑电路这个名称的由来。例如，多米诺 CMOS 逻辑在存储器芯片的地址译码器中得到应用。



(a)



(b)

图 10.37　（a）两个单输入多米诺 CMOS 逻辑级联；（b）赋值阶段的波形

10.6.4　最后的说明

动态逻辑电路对电路设计人员提出了许多挑战。尽管能够显著减小芯片面积，提供高速操作能力和零（或很小的）静态功耗，然而这些电路却容易受到非理想因素的影响。本节对其中一些因素进行了讨论。需要记住的是，动态功耗在动态逻辑中是一个重要的问题。另一个需要考虑的问题是在预充电时间内电路的输出尚未准备好，这段时间称为“寂静时间”（dead time）。

10.7　SPICE 仿真实例

最后，我们用一个例子来说明 SPICE 在分析 CMOS 数字电路时的作用。为了说明 SPICE 的重要性，我们在本章中进行了很多简化问题的假设，从而使手工运算成为可能，并且使结果简单

到可以说明设计思想的程度。在分析逻辑电路的动态工作情况时尤为如此。利用 SPICE 进行计算机辅助分析不仅可以避免进行近似处理，从而提供较为准确的结果，而且还使我们能够采用更为精确的 MOSFET 模型。这些模型显然过于复杂，以至于不适于进行手工分析。

例题 10.5　CMOS 反相器的工作

在本例中，我们使用 PSpice 对 CMOS 反相器进行模拟，其 Capture 电路原理图由图 10.38 给出。我们假设使用的 MOSFET 由 0.5 μm CMOS 工艺制造，并选用 NMOS0P5 和 PMOS0P5 器件，其第一层模型参数由表 4.8 列出。除了沟道长度 L 和沟道宽度 W 外，我们还使用了乘法因子 m 来表示 MOSFET 的尺寸。MOSFET 参数 m 的默认值为 1，在 SPICE 中用于表示并联的单位尺寸 MOSFET 的个数（参见图 6.65）。在该模拟过程中，我们使用的单位尺寸晶体管的 $L = 0.5\ \mu m$，$W = 1.25\ \mu m$。我们将对以下两种情况的反相器进行模拟：（a）令 $m_p/m_n = 1$，即 NMOS 与 PMOS 晶体管的宽度相等；（b）令 $m_p/m_n = \mu_n/\mu_p = 4$，即 PMOS 晶体管的宽度是 NMOS 晶体管的 4 倍（为了对与 n 沟道器件相比 p 沟道器件具有的较低的迁移率进行补偿）。其中，m_n 和 m_p 分别是反相器中 NMOS 晶体管和 PMOS 晶体管的乘法因子。



图 10.38　例题 10.5 中 CMOS 反相器的 Capture 电路原理图

为了在输入电压 V_{in} 取不同值时求出反相器的电压传输特性（VTC）和供电电流，我们在输入端加上一个直流电压源，并令 V_{in} 从 0 变化到 V_{DD} 以对其进行直流分析。得到的 VTC 由图 10.39 给出。可以看到，转换区域内的 VTC 的斜率（NMOS 和 PMOS 晶体管都处于饱和区）不是无穷大，这与用简单理论（见 4.10 节的图 4.55）得出的结论不同。更准确地说，λ 不等于零，使得反相器的增益为有限值。利用 Probe 的求导功能可以找到 VTC 曲线上的两个点，在这两点处反相器的增益为 1（即 VTC 的斜率为 −1 V/V），由此可确定 V_{IL} 和 V_{IH}。根据图 10.39 中给出的结果，对于 $m_p/m_n = 4$ 的反相器，噪声容限为 $NM_L = NM_H = 1.34$ V；而对于 $m_p/m_n = 1$ 的反相器，$NM_L = 0.975$ V，$NM_H = 1.74$ V。这些结果与利用近似公式［即式（10.8）］得到的结果吻合。另外还可以看到，若 $m_p/m_n = \mu_n/\mu_p = 4$，NMOS 和 PMOS 器件匹配得更好，因此两个噪声容限相等。

CMOS 反相器的门限电压 V_{th} 定义为输出电压 v_{OUT} 等于输入电压 v_{IN} 时的输入电压 v_{IN}，即

$$V_{th} = v_{IN}\big|_{v_{out}=v_{IN}} \tag{10.53}$$

由此，如图 10.40 所示，V_{th} 对应于 VTC 与直线 $v_{OUT} = v_{IN}$（在 Probe 中绘出 v_{IN} 与 v_{OUT} 关系即可得

到该直线，如图 10.40 所示）的交点。可以看到，$m_p/m_n = 4$ 的反相器的 $V_{th} = V_{DD}/2$。另外，当 m_p/m_n 减小时，V_{th} 也减小（参见练习 4.44）。图 10.40 还给出了反相器供电电流与 v_{IN} 的关系曲线。可以看到，供电电流曲线峰值的位置随着门限电压的变化而移动。



图 10.39　$m_p/m_n = 1$ 和 $m_p/m_n = 4$ 时例题 10.5 中 CMOS 反相器的输入-输出电压传输特性（VTC）



图 10.40　$m_p/m_n = 1$ 和 $m_p/m_n = 4$ 时例题 10.5 中 CMOS 反相器的关系曲线：（a）输出电压与输入电压的关系曲线；（b）供电电流与输入电压的关系曲线

为了利用 PSpice 分析反相器的动态特性，我们在输入端（见图 10.38）加上一个脉冲信号以进行瞬态分析，并绘出输入与输出波形，如图 10.41 所示。脉冲源的上升和下降时间都选得很短。注意，当 m_p/m_n 从 1 增加到 4 时，t_{PLH} 减小（从 1.13 ns 减小为 0.29 ns），这是因为对 C_L 进行充电的电流增大了。而这时 t_{PHL} 的增幅很小（从 0.33 ns 增加到 0.34 ns）。在 $m_p/m_n=4$ 的情况下，两个传播延迟 t_{PLH} 与 t_{PHL} 不等，因为此时 NMOS 和 PMOS 晶体管仍然不是完全匹配的（即 $V_{tn} \neq |V_{tp}|$）。



图 10.41 $m_p/m_n = 1$ 和 $m_p/m_n = 4$ 时例题 10.5 中 CMOS 反相器的瞬态响应 ■

小结

- 尽管 CMOS 只是目前采用的四种数字 IC 技术之一（其他三种是双极型、BiCMOS 和 GaAs），然而却是最流行的技术。这是因为它的静态功耗为零而且具有出色的静态和动态特性。此外，CMOS 工艺技术的进步使得制造沟道长度小到 0.06 μm 的 MOS 晶体管成为可能。MOS 晶体管的高输入阻抗使得可以在电容上存储电荷，这种技术是实现存储器的一种方法，而且被成功地应用于动态逻辑电路和动态存储器中。
- CMOS 反相器通常设计成使用最短沟道长度的 NMOS 晶体管和 PMOS 晶体管。NMOS 晶体管的宽度通常是 L 的 1.5~2 倍，PMOS 晶体管的宽度还要扩大 μ_n/μ_p 倍。这种（匹配）条件保证倒相器在 $V_{DD}/2$ 时发生状态切换，使两个方向的电流驱动能力相等，进而得到对称的传播延迟。
- 计算逻辑门传播延迟的一个简便方法是：确定对负载电容 C 进行充电（或放电）的平均电流 I_{av}。这样，t_{PLH}（或 t_{PHL}）可以通过 $C(V_{DD}/2)/I_{av}$ 确定。
- 互补 CMOS 逻辑门由一个 NMOS 下拉网络（PDN）和一个 PMOS 上拉网络（PUN）组成。输入组合对应的输出为低电平时 PDN 导通。由于 NMOS 在输入为高电平时导通，因此 PDN 最直接的组成方式是利用输入原变量来表示低电平输出（$\bar{Y}$）的表达式。与之相反，当输入组合对应的输出为高电平时，PUN 导通。由于 PMOS 在输入为低电平时导通，因此 PUN 最

直接的组成方式是利用输入反变量来表示高电平输出（Y）的表达式。

- CMOS 逻辑电路通常设计成双向电流驱动能力相等。此外，通常使上拉和下拉电流的最差值与基本（匹配）反相器相等。晶体管的尺寸基于这一原则确定，通常用串联和并联器件的等效 W/L 比来表示［见式（10.27）和式（10.28）］。
- 对于每个输入变量，互补 CMOS 逻辑电路使用了两个晶体管：一个 NMOS 和一个 PMOS。因此增大了电路的复杂度、芯片面积、寄生电容以及扇入。
- 为了减少器件个数，在某些特殊应用场合下，通常使用另外两种形式的静态 CMOS［即伪 NMOS 和传输晶体管逻辑（PTL）］作为互补 CMOS 的补充。
- 伪 NMOS 使用与互补 CMOS 逻辑相同的 PDN，但是将 PUN 替换为栅极接地的单个 PMOS 晶体管。与互补 CMOS 不同，伪 NMOS 是一种有比逻辑电路，其中，V_{OL} 由 k_p 与 k_n 之比 r 决定。通常选择介于 4 到 10 之间的 r，它的值决定了噪声容限的大小。
- 伪 NMOS 的缺点是当逻辑门的输出为低电平时导致静态功率的消耗。要消除静态功率，可以只在一段很短的时间内令负载管 PMOS 导通，并将输出节点的电压充至 V_{DD}。这段时间称为预充电时间。然后加上输入，根据输入组合，输出节点或者保持高电平，或者通过 PDN 进行放电。这就是动态逻辑电路的实质。
- 传输晶体管逻辑使用单个 NMOS 晶体管或 CMOS 传输门实现由输入逻辑变量控制的开关网络。由单个 NMOS 晶体管实现的开关尽管简单，但是 V_{OH} 会从 V_{DD} 下降为 $V_{DD} - V_t$。
- 多米诺逻辑是一类特殊的动态逻辑电路，允许动态逻辑门之间的级联。

习题

10.1 节：数字电路设计：概述

10.1　对于采用 3 V 供电的逻辑电路，给出一组 V_{th}，V_{IL}，V_{IH}，V_{OL}，V_{OH}，NM_L 和 NM_H 的理想值，并且画出 VTC。根据给出的理想值，计算转换区域内的电压增益是多少？

10.2　一类逻辑电路使用的工艺限制了低频小信号电压增益不能超过 50 V/V。如果采用 3.3 V 供电时，假设 V_{OL} 和 V_{OH} 为理想值，$V_{th} = 0.4\ V_{DD}$，那么 V_{IL} 与 V_{IH} 最佳的可能值是多少？噪声容限最佳的可能值是多少？如果实际的噪声容限只有这些值的 7/10，那么 V_{IL} 和 V_{IH} 各是多少？大信号电压增益［定义为 $(V_{OH}-V_{OL})/(V_{IL}-V_{IH})$］又是多少？（提示：采用直线近似表示 VTC。）

*10.3　考虑一类专用于新型助听设备中数字信号处理的逻辑电路，其单个单元的供电电压可以低至 1.2 V。如果其中反相器的输出信号在 0 和 V_{DD} 之间，“单位增益”点至少相距 $1/3V_{DD}$，两个噪声容限都不超过对方的 30%，当采用最低电压电池供电时，V_{IL}，V_{IH}，V_{OL}，V_{OH}，NM_L 和 NM_H 的取值范围将为多少？

10.4　考虑一类逻辑电路标准反相器，当负载是类似电路时，传播延迟为 1.2 ns：

（a）如果负载电容的充电电流是放电电流的一半，t_{PLH} 和 t_{PHL} 将是多少？

（b）如果在反相器输出端再接上 1 pF 的外部负载电容，传播延迟增加了 70%，估计通常情况下反相器输入输出端的总电容是多少？

（c）如果没有接额外的 1 pF 负载电容，同时除去负载反相器，则传播延迟减小了 40%。试估计（b）中求得电容中的以下两个分量的值：由反相器输出和其他寄生电容产生的分量；由负载反相器的输入端产生的分量。

10.5　一类逻辑电路采用 3.3 V 供电。基本反相器在某状态时需要（从电源）吸收 40 μA 的电流，在另一种状态时需要的电流为 0 μA。当反相器以 100 MHz 的速率切换时，平均供电电流为

150 μA。试估算反相器输出端的等效电容。

10.6 一类逻辑门工作在 50 MHz，采用 5 V 电压供电，其静态功耗为零，而根据式（10.4）计算得出动态功耗为 10 mW。当这类逻辑门能够工作在 3.3 V 时，功耗可以降低多少？如果工作频率也降低相等的比例（即 3.3/5），可以额外节省多少功率？

D10.7 一类逻辑电路的静态功耗为零，通常工作在 V_{DD}= 5 V。为了降低其动态功耗［由式（10.4）决定］，考虑使其工作在 3.3 V 下。然而却发现用来对负载电容进行充放电的电流也随之减小。如果电流（a）正比于 V_{DD}；（b）正比于 V_{DD}^2，试预计最高工作频率将分别下降多少？延迟-功率积分别变化了多少？

D*10.8 重新考虑习题 10.7 中的情况。这里，电流取决于(V_{DD} − V_t)，而不直接与 V_{DD} 相关。当把 V_{DD} 从 5 V 降低到 3.3 V 时，试求电流、传播延迟、工作频率、动态功率和延迟-功率积的改变量。假设电流正比于：（a）$(V_{DD}-V_t)$；（b）$(V_{DD}-V_t)^2$，且 V_t 等于（i）1 V 或（ii）0.5 V。

D*10.9 假设在硅数字 CMOS 工艺中将所有尺寸（包括氧化层厚度）都减小 10%。我们注意到 MOS 器件的电流满足以下关系：

$$i=\frac{1}{2}\mu C_{ox}\frac{W}{L}(V_{DD}-V_t)^2$$

其中 $C_{ox}=\varepsilon_{ox}/t_{ox}$。同时假设决定传播延迟的总有效电容平均地分为正比于面积、反比于氧化层厚度的 MOS 电容和正比于面积的反偏结电容。求以下参数变化的比例：芯片面积，电流，有效电容，传播延迟，最高工作频率，动态功耗，延迟-功率积以及性能（用单位面积每秒进行的操作数表示）。如果供电电压也降低 10%（但是 V_t 不变），又会产生什么变化？

10.10 考虑一个反相器，其 t_{PLH}，t_{PHL}，t_{TLH} 和 t_{THL} 分别为 20 ns，10 ns，30 ns 和 15 ns。反相器输出的上升沿和下降沿可以近似为斜线。两个这样的反相器一前一后相连，并且由一个上升和下降时间为零的理想输入驱动。对于以下两种情况：（a）升高的输入信号；（b）下降的输入信号，计算输出电压完成 90%变化时所需要的时间。反相器的传播延迟是多少？

10.11 一个实际逻辑门的 t_{PLH} 和 t_{PHL} 分别为 50 ns 和 70 ns。且当输出为低电平时损耗功率为 1 mW，高电平时为 0.5 mW。计算相应的延迟-功率积（假定信号的占空比为 50%，并忽略动态功耗）。

10.2 节：CMOS 反相器设计与性能分析

10.12 一个 CMOS 反相器采用 3.3 V 的电源供电，工艺参数为$|V_t|$ = 0.8 V，k'_n = $4k'_p$=180 μA/V^2。当采用 W/L = 0.75 μm/0.5 μm 的最小尺寸晶体管时，求漏极与源极之间的电阻。当 W_p/W_n 比为多少时，沟道长度相同的 Q_N 和 Q_P 具有相等的电阻？

10.13 一个 CMOS 反相器采用习题 10.12 中给定的工艺制造，p 沟道器件的宽度是 n 沟道器件的 4 倍。如果电源 V_{DD} 中具有很高频率的噪声，且等效负载电阻为 1 pF，则对于这个噪声源来说，每个门的 3 dB 截止频率是多少？

10.14 一个 CMOS 反相器的 k_n = $10k_p$ = 100 μA/V^2，V_t = 0.5 V，如图 P10.14 所示与一个正弦信号源相连。信号源的戴维南等效电压峰值为 0.1 V，等效电阻为 100 kΩ。当 v_I = 1.5 V 时，节点 A 的信号电压为多大？v_I = −1.5 V 时呢？



图 P10.14

10.15 对于一个特性由 V_{tn}，V_{tp}，k_n 和 k_p 描述的一般 CMOS 反相器，试推导式（10.8）表示的关于 V_{th} 的关系式。

10.16 利用式（10.8）分析 V_{th} 的变化，设 $r \equiv k_n/k_p$。特别是当 V_{tn} = $|V_{tp}|$ = 0.5 V，V_{DD} = 2.5 V 时，

分别计算 $r=0.5$，1，1.5，2 和 3 时的 V_{th}。注意，在 $r=1$ 附近，V_{th} 与 r 没有很强的关联性。

D10.17 设计一个“匹配”反相器，面积为 15 μm^2，最小长度为 0.5 μm，且$\mu_n/\mu_p=3$。其最大输出电流比采用最小尺寸反相器的输出电流大多少？设最小尺寸的因子 $n=1.5$。面积比为多少？输出电阻的比值又是多少？

10.18 一个CMOS反相器的$k_n=k_p=300\ \mu A/V^2$，$V_{tn}=|V_{tp}|=0.8$ V，$V_{DD}=3.3$ V且$\lambda_n=\lambda_p=0.05\ V^{-1}$。试求 V_{OH}，V_{IH}，V_{OL}，V_{IL}，NM_H，NM_L，V_{th}以及门限电压点 M 处的电压增益。[提示：小信号电压增益为$-[(g_{mN}+g_{mP})(r_{oN}//r_{oP})]$。]

10.19 考虑一个匹配的 CMOS 反相器，$k'_n=75\ \mu A/V^2$，$(W/L)_n=8\ \mu m/0.8\ \mu m$，$\mu_n/\mu_p=2.5$。电路的等效输出电容有两个主要部分：一部分正比于每个器件的宽度，比例因子为 2 fF/μm；另一部分为 50 fF。输出端总的等效电容是多少？当采用 3.3 V 供电时用式(10.13)计算 t_P。

10.20 用式(10.14)和式(10.17)推导 t_{PHL}的表达式，将其中的 V_t表示为αV_{DD}。当α取值范围为 0.1 到 0.5 时，求出表达式分子中乘数的值(例如当$\alpha=0.2$ 时，乘数为 1.7)。

10.21 计算一个最小尺寸反相器的传播延迟。设 $k'_n=3k'_p=180\ \mu A/V^2$，$(W/L)_n=(W/L)_p=0.75\ \mu m/0.5\mu m$，$V_{DD}=3.3$ V，且每个器件的电容约为 2 fF/μm 乘器件宽度再加上 1 fF。如果将其改为一个匹配反相器，t_P会变为多少？

10.22 一块CMOS微处理器芯片相当于包含100万个门，并采用5 V电源供电。芯片工作在120 MHz时的功耗为 9 W，工作在 50 MHz 时为 4.7 W。问：由于与时钟不相关的原因(例如泄漏或其他静态电流等)，芯片产生的功率损失是多大？如果任一时刻有 70%的门处于工作状态，那么在这样一个设计中，栅极电容的平均值是多少？

10.23 考虑一个匹配的CMOS反相器，工艺参数为 $C_{ox}=3.7\ fF/\mu m^2$，$\mu_nC_{ox}=180\ \mu A/V^2$，$\mu_pC_{ox}=45\ \mu A/V^2$，$V_{tn}=-V_{tp}=0.7$ V，且 $V_{DD}=3.3$ V，$W_n=0.75\ \mu m$，$L_n=L_p=0.5\ \mu m$。栅极与漏极的重叠电容和等效漏极-衬底电容分别为每毫米门宽度 0.4 fF 和 1.0 fF。线电容 $C_w=2$ fF。试求 t_{PLH}，t_{PHL}和 t_P。需要额外加上多大的负载电容才能使传播延迟增加 50%？

10.24 再来考虑习题 10.23。设反相器的$(W/L)_n=(W/L)_p=0.75\ \mu m/0.5\ \mu m$。当电路工作在 250 MHz 的频率时，求 t_P和动态功耗。

10.3 节：CMOS 逻辑门电路

D10.25 画出用 CMOS 实现逻辑关系 $Y=\overline{A+B(C+D)}$ 的电路。

D10.26 用CMOS逻辑门实现输出 $Y=\bar{A}BC+A\bar{B}C+AB\bar{C}$ 。问需要多少个晶体管？画出合适的 PUN 和 PDN。可先设计出每个独立项，然后再用二端网络的原理将它们连接起来。

D10.27 给出两种不同的实现异或函数 $Y=A\bar{B}+\bar{A}B$ 的方法，其中的 PDN 和 PUN 是对偶网络。

D10.28 画出一个 CMOS 逻辑电路以实现逻辑 $Y=AB+\bar{A}\bar{B}$ 。这被称为同或逻辑。

D10.29 画出一个 CMOS 逻辑电路以实现逻辑 $Y=ABC+\bar{A}\bar{B}\bar{C}$ 。

D10.30 设计一个 CMOS 逻辑电路以实现对三个输入进行偶校验。具体而言，当输入 A，B 和 C 中有偶数(0 或 2)个高电平时，输出 Y 为低电平。

(a)给出 $\bar{Y}$ 的布尔函数表达式。

(b)根据 $\bar{Y}$ 的表达式直接画出 PDN。注意，除了用做反相器的晶体管，还需要 12 个晶体管。

(c)观察 PDN 的电路，将晶体管的个数降到 10 个。

(d)找出与(c)中 PDN 对偶的 PUN，并完成整个电路。

D10.31 设计一个 CMOS 逻辑电路，实现对三个输入进行奇校验。具体而言，当输入中有奇数(1 或 3)个高电平时，输出为高电平。要求 PUN 和 PDN 各使用 10 个晶体管实现(反相器除外)。

D10.32 设计一个 CMOS 全加器电路。三个输入为 A，B 和 C，两个输出为 S 和 C_0，其中当输入中有一个或三个为 1 时，S 为 1；当输入中有多于两个为 1 时，C_0 为 1。

D10.33 考虑图 10.14 所示的 CMOS 门。用基本反相器的 n 和 p 将所有晶体管的 W/L 比表示出来，使得每个门最坏情况下的 t_{PHL} 和 t_{PLH} 等于基本反相器的相应值。

D10.34 确定图 10.15（b）所示的异或电路中使用的晶体管的合适尺寸。假设基本反相器的$(W/L)_n$ = 0.75 μm/0.5 μm，$(W/L)_p$ = 3.0 μm/0.5 μm。求包括所需的反相器在内的总面积。

10.35 考虑一个四输入 CMOS 与非门。瞬态响应取决于连接于输出节点和地之间的一个固定大小的电容。根据图 10.17 所示的尺寸求出 t_{PHL} 和 t_{PLH}。假定所有 n 沟道器件的 $W/L = n$，所有 p 沟道器件的 $W/L = p$，求出 t_{PHL} 和 t_{PLH}，并比较这两种情况得到的结果。

10.36 图 P10.36 给出了两种实现六输入或逻辑的电路。图 P10.36（b）虽然使用了额外的晶体管，然而实际上其总面积较小，传播延迟也较低，因为它采用了扇入较小的或非门。假设两个电路中晶体管的尺寸满足单个门的电流驱动能力与基本匹配反相器的电流驱动能力相同的条件，试求每个电路所需的晶体管个数和总面积。假设基本反相器的$(W/L)_n$ 比为 1.2 μm/0.8 μm，$(W/L)_p$ 比为 3.6 μm/0.8 μm。



(a)



(b)

图 P10.36

*10.37 考虑图 10.12 所示的二输入 CMOS 或非门。假设晶体管的尺寸满足以下条件：每个方向的电流驱动能力等于基本匹配反相器的电流驱动能力。已知$|V_t|$ = 1 V，V_{DD} = 5 V，分别求出以下两种情况下的电压门限：（a）输入端 A 接地；（b）两个输入端连接在一起。忽略 Q_{PB} 的衬底效应。

10.4 节：伪 NMOS 逻辑电路

10.38 本习题的目的是比较接上电阻性负载［见图 P10.38（a）］和电流源负载［见图 P10.38（b）］时 t_{PLH} 的值。为了进行公平的比较，设电流源 $I = V_{DD}/R_D$，该电流等于接电阻性负载时对电容充电的初始电流。求出两种情况下的 t_{PLH}，进而求出采用电流源负载时 t_{PLH} 降低的百分比。



图 P10.38

D*10.39 设计一个伪 NMOS 反相器。系统参数为 $V_{DD}=5\ \text{V}$，$|V_t|=0.8\ \text{V}$，$k'_n=3k'_p=75\ \mu\text{A/V}^2$，$(W/L)_n=1.2\ \mu\text{m}/0.8\ \mu\text{m}$。要求 $v_O=V_{DD}/4$ 时电容输出的正反驱动电流相等。求$(W/L)_p$，V_{IL}，V_{IH}，V_M，V_{OH}，V_{OL}，NM_H和 NM_L的值。

10.40 一个伪 NMOS 反相器的 $r=2$，$(W/L)_n=1.2\ \mu\text{m}/0.8\ \mu\text{m}$，$V_{DD}=5\ \text{V}$，$|V_t|=0.8\ \text{V}$，$k'_n=3k'_p=75\ \mu\text{A/V}^2$。设器件每毫米宽度的电容分别为 $C_{gs}=1.5\ \text{fF}$，$C_{gd}=0.5\ \text{fF}$，$C_{db}=2\ \text{fF}$。当反相器驱动另一个相同的反相器时，估算输入电容、输出电容及 t_{PLH}，t_{PHL}，t_P 的值。对于一个互补 CMOS 匹配反相器，试求相应的值。

*10.41 用式（10.41）求出使 NM_L取最大值时的 r。对应的 NM_L值是多少？

D10.42 设计一个伪 NMOS 反相器，要求 $V_{OL}=0.1\ \text{V}$。已知 $V_{DD}=2.5\ \text{V}$，$|V_t|=0.4\ \text{V}$，$k'_n=4k'_p=120\ \mu\text{A/V}^2$，$(W/L)_n=0.375\ \mu\text{m}/0.25\ \mu\text{m}$。问$(W/L)_p$的值是多少？计算 NM_L和静态功耗。

10.43 当 r 为何值时，伪 NMOS 反相器的 NM_H变为 0？设 $r=1\sim16$，列出 r 与 NM_H的对应关系表。

10.44 对于一个伪 NMOS 反相器，当 r 取何值时 $NM_L=NM_H$？已知 $V_{DD}=5\ \text{V}$，$|V_t|=0.8\ \text{V}$。这时的容限是多少？

D*10.45 设计一个面积最小的伪 NMOS 反相器，要求高低噪声容限相等。使用 $V_{DD}=5\ \text{V}$ 的电源供电，$|V_t|=0.8\ \text{V}$，$k'_n=3k'_p=75\ \mu\text{A/V}^2$，最小尺寸器件有$(W/L)=1.2\ \mu\text{m}/0.8\ \mu\text{m}$。设 $r=2.72$，证明 $NM_L\simeq NM_H$。求出$(W/L)_n$和$(W/L)_p$的值。这个门的功耗是多少？高低电平转换的传播延迟之比是多少？对于外接的负载电容 1 pF，忽略小得多的器件电容，求出 t_{PLH}，t_{PHL}和 t_P。当工作在什么频率下时静态和动态功率相等？就求出的 t_P 来看，这样的工作频率可能实现吗？在一个你认为可能的最高工作频率［比如 $1/(2t_{PLH}+2t_{PHL})$］下，求出动态功率与静态功率之比。

D10.46 画出用伪 NMOS 实现逻辑 $Y=\overline{A+B(C+D)}$ 的电路。

D10.47 画出用伪 NMOS 实现异或逻辑 $Y=A\overline{B}+\overline{A}B$ 的电路。

D10.48 考虑一个四输入伪 NMOS 或非门。其中，NMOS 器件的$(W/L)_n=(1.8\ \mu\text{m}/1.2\ \mu\text{m})$。求$(W/L)_p$的值，从而使最差情况下的 $V_{OL}=0.2\ \text{V}$。设 $V_{DD}=5\ \text{V}$，$|V_t|=0.8\ \text{V}$，$k'_n=3k'_p=75\ \mu\text{A/V}^2$。

10.5 节：传输晶体管逻辑电路

*10.49 一个设计者打算用传输晶体管逻辑来进行实验，他利用了两个不错的想法：

（a）将最小尺寸的单个 MOS 晶体管串成一串可以实现复杂的逻辑功能，但是

（b）输出端和供电端之间总是要存在一条通路

因此，他首先考虑了两个电路（如图 P10.49 所示）。对于每个电路，将 Y 表示成 A 和 B 的函数。每种情况的基本工作情况如何？Y 的逻辑电平如何？节点 X 又如何？这两个电路看起来熟悉吗？如果将每个电路中连接到 V_{DD} 的终端改接到一个 CMOS 反相器的输出端，反相器的输入端与信号 C 相连，则 Y 的逻辑将怎样变化？



(a)



(b)

图 P10.49

10.50 考虑图 P10.49 所示的电路。如果用 PMOS 晶体管替换所有的 NMOS 晶体管，用 NMOS 晶体管替换所有的 PMOS 晶体管，V_{DD} 与接地端对调，输出 Y 的逻辑将怎样变化？

*10.51 图 P10.51 所示的电路是令人满意的传输晶体管电路吗？它有什么不足？如何用 A，B，C 和 D 表示 Y？如果两个 V_{DD} 端由一个输入为 E 的 CMOS 反相器驱动，整个电路的输出 Y 将如何变化？

*10.52 一个 NMOS 传输晶体管开关的 $W/L = 1.2\ \mu m/0.8\ \mu m$，采用 3.3 V 供电，$V_{t0} = 0.8$ V，$\gamma = 0.5\ V^{1/2}$，$2\phi_f = 0.6$ V，$\mu_n C_{ox} = 3\mu_p C_{ox} = 75\ \mu A/V^2$，驱动一个 100 pF 的负载电容。负载电容接在一个 $(W/L)_n = 1.2\ \mu m/0.8\ \mu m$ 的匹配静态反相器的输入端。若开关的栅极接在 V_{DD} 上，当输入为 V_{DD} 和 0 V 时分别计算开关的 V_{OL} 和 V_{OH}。对于这个 V_{OH}，反相器的静态电流是多少？估算从开关本身的输入端到输出端的 t_{PLH} 和 t_{PHL}。



图 P10.51

D*10.53 本习题的目的是设计一个如图 10.28 所示的电平恢复电路，从而更深入地了解其工作原理。假设 $k'_n = 3k'_p = 75\ \mu A/V^2$，$V_{DD} = 3.3\ V$，$|V_{t0}| = 0.8\ V$，$\gamma = 0.5\ V^{1/2}$，$2\phi_f = 0.6\ V$，$(W/L)_1 = (W/L)_n = 1.2\ \mu m/0.8\ \mu m$，$(W/L)_p = 3.6\ \mu m/0.8\ \mu m$、$C = 20\ fF$。设 $v_B = V_{DD}$。

（a）首先考虑 $v_A = V_{DD}$ 的情况。试求 v_{O1}，使得 v_{O2} 比 V_{DD} 低一个开启电压，即 2.5 V 时使 Q_R 开启。当 v_{O1} 取这个值时，求 Q_1 的 V_t。此时给电容充电的电流是多大？$v_{O1} = 0$ 时又是多大？对 C 充电的平均电流是多大？估计从输入端到 v_{O1} 的 t_{PLH}。

（b）现在，为给 Q_R 确定一个合适的 W/L 比，考虑以下情况。当 v_A 降到 0 V 时 Q_1 导通，开始对 C 放电时 v_{O1} 会下降。同时，v_{O2} 保持低电平，Q_R 仍导通。流过 Q_R 的电流分流了流过 Q_1 的一部分电流，使得对 C 进行放电的电流减小了。求出反相器开始切换时 v_{O1} 的值。也就是 $V_{IH} = \frac{1}{8}(5V_{DD} - 2V_t)$。然后计算 v_{O1} 取该值时流过 Q_1 的电流。选择 Q_R 的 W/L 以使流过它的电流是 Q_1 中电流的一半。你选择的 W/L 值是多少？若 t_{PHL} 表示 v_{O1} 从 V_{DD} 降到 V_{IH} 的时间，试估算 t_{PHL}。

D10.54 （a）用图 10.31 中实现异或门的原理实现 $\overline{Y} = AB + \overline{A}\,\overline{B}$。也就是找到一种用两个传输门实现 $\overline{Y}$ 的方法。

（b）现在将（a）中得到的电路与图 10.31 所示的电路相结合，得到实现逻辑 $Z = \overline{Y}C + Y\overline{C}$ 的电路，其中 C 是第三个输入端。画出用 12 个晶体管实现 Z 的完整电路。注意，Z 是一个三输入的异或门。

*D10.55 用图 10.32 给出的设计思想画出一个 CPL 电路，输出为 $Y = A\overline{B} + \overline{A}B$ 和 $\overline{Y} = AB + \overline{A}\,\overline{B}$。

D10.56 把图 10.32 中的 CPL 电路扩展到三个变量，实现 $Z = ABC$ 和 $\overline{Z} = \overline{ABC} = \overline{A} + \overline{B} + \overline{C}$。

10.6 节：动态逻辑电路

D10.57 基于图 10.33 所示的动态逻辑电路，画出非门、与非门和或非门（后两个为二输入）的完整电路，并实现 $\overline{Y} = AB + CD$ 的电路。

10.58 在本题和下面一道题中，我们将分析一个二输入与非门的动态特性。该与非门采用动态逻辑形式，并用 CMOS 工艺制造，$k'_n = 3k'_p = 75\ \mu A/V^2$，$V_{tn} = -V_{tp} = 0.8\ V$，$V_{DD} = 3\ V$。为了保证 C_L 较小，使用最小尺寸的 NMOS 器件，其 $W/L = 1.2\ \mu m/0.8\ \mu m$（包括 Q_e 在内）。PMOS 预充电晶体管 Q_p 的 W/L 则为 $2.4\ \mu m/0.8\ \mu m$。这样，电容 C_L 为 15 fF。考虑 Q_p 栅极为 0 V 时的预充电过程。假设在 $t = 0$ 时电容 C_L 已被彻底放电。我们希望计算输出电压的上升时间，该时间定义为 v_Y 由最终电压 3 V 的 10%上升到 90%的时间。求出 $v_Y = 0.3\ V$ 和 $v_Y = 2.7\ V$ 时的电流，然后计算 t_r 的近似值，$t_r = C_L(2.7 - 0.3)/I_{av}$，其中 I_{av} 是这两个电流的平均值。

10.59 对于习题 10.58 中讨论的门电路，计算高电平到低电平的传播延迟 t_{PHL}。为了得到 t_{PHL} 的近似值，把三个串联的 NMOS 晶体管替换成一个等效器件，并计算平均放电电流。

*10.60 在本题中，我们来计算一个动态逻辑门因电荷重新分布而造成的输出电压的损失量。参考图 10.34（a）所示电路，假设 $t=0$–时 $v_Y=V_{DD}$，$v_{C1}=0$。在 $t=0$ 时，ϕ升高，Q_p 关闭，同时 Q_1 栅极的电压上升（到 V_{DD}）导致 Q_1 导通。晶体管 Q_1 将一直保持导通，直到其源极电压(v_{C1})达到 $V_{DD}-V_{tn}$ 或 $v_Y=v_{C1}$。在这两种情况下，可以用电荷守恒计算 v_Y 的终值。设 $V_{tn}=1\ \text{V}$，$V_{DD}=5\ \text{V}$，$C_L=30\ \text{fF}$，且忽略 Q_1 的衬底效应，求出以下两种情况下输出端电压的下降量：（a）$C_1=5\ \text{fF}$；（b）$C_1=10\ \text{fF}$（这样 Q_1 在整个导通过程中始终处于饱和状态）。

10.61 动态逻辑门中的漏电流导致在赋值状态时电容 C_L 发生放电（即使 PDN 没有导通）。若 $C_L=30\ \text{pF}$，$I_{\text{leakage}}=10^{-12}\text{A}$，如果输出电压的衰减不超过 0.5 V，求出允许的最长赋值时间。如果预充电时间远小于允许的最长赋值时间，计算所需的最低时钟频率。

10.62 对于练习 10.10 和练习 10.11 中分析的四输入动态逻辑与非门，估算允许的最高时钟频率。

第 11 章　存储器与高级数字电路

引言

第 10 章介绍的逻辑电路被称为组合电路。它们的输出仅取决于当前的输入值，因此这些电路并未包含存储器。然而，存储器是数字系统中非常重要的组成部分，其在电子计算机中的应用使程序与数据的存储成为可能。此外，临时保存组合电路的输出以备后来使用的功能对于数字系统的运行也是至关重要的。

包含存储器的逻辑电路被称为时序电路，也就是说，它们的输出不仅取决于当前的输入值，同时也取决于先前的输入值。而此类电路的运行需要一个定时器（时钟）的参与。

现在主要有两种为数字电路提供存储器的方法。一种方法是使用正反馈来提供一个具有两个稳定状态的电路。这类双稳态电路可以被用来存储 1 位的信息：其中一个稳定状态对应存储数据 0 的情况，另一个对应存储数据1。一个双稳态电路能够在其中任一状态保持任意长的时间，因此属于静态时序电路。另一种方法是利用电容上的电荷储存来实现存储器。当电容被充电时被视为存储数据1；当电容被放电时被视为存储数据 0。由于不可避免的漏电效应会使电容放电，因此这种形式的存储器需要周期性地对电容进行重新充电，该过程称为刷新。类似于动态逻辑电路，此类基于电荷存储的存储器被称为动态存储器，而其相应的时序电路称为动态时序电路。

本章除了介绍不同的存储器种类和电路之外，我们还将学习两个重要的数字电路技术：射极耦合逻辑（ECL）——这是运用双极型晶体管实现系统的超高速运行的；BiCMOS——其中充分利用了双极型晶体管与 CMOS 相结合的优势。

11.1　锁存器与触发器

本节将介绍锁存器这种基本的存储单元，并对其在静态电路和动态电路中的应用进行举例说明。

11.1.1　锁存器

图 11.1（a）所示为基本的存储单元——锁存器。它由两个交叉耦合的逻辑反相器 G_1 和 G_2 构成。这两个反相器构成正反馈回路。为了分析锁存器的工作原理，我们将反馈回路在其中一个反相器 G_1 的输入端断开，并在其上施加一个输入信号 v_W，如图 11.1（b）所示。假设 G_1 的输入阻抗很大，则断开反馈回路不会影响其环路电压传输特性，故我们可以通过图 11.1（b）所示的电路画出 v_Z 与 v_W 的关系曲线。该曲线即为两个级联的反相器的电压传输特性曲线，如图 11.1（c）所示。注意，该曲线包括三个部分，中间部分对应的是反相器的传输区。

图 11.1（c）同时包含了一条单位斜率的直线。该直线代表 $v_Z = v_W$ 的关系，它是通过把 Z 重新连接到 W 从而闭合反馈回路来实现的。可见，该直线与环路传输曲线相交于 A，B 和 C 三个点，因此这三个点中的任意一个都可以作为锁存器的工作点。现在，我们将证明 A 点和 C 点为稳定工作点，电路可在该状态工作任意长的时间；而 B 点为不稳定工作点，锁存器不能保持在 B 点。



图 11.1 （a）锁存器的基本结构；（b）反馈回路断开的锁存器；（c）确定锁存器的工作点

我们可由图 11.1（a）所示的锁存器电路来说明 B 点的不稳定。假设该电路工作于 B 点，考虑到不可避免的干扰和噪声，若 v_W 增大一个微小增量 v_W，X 处的电压将增大较大的增量，其数值等于 v_w 与 B 点增量增益 G_1 的乘积。得到的信号 v_x 作用于 G_2，从而在 Z 处产生一个更大的信号。v_z 与初始增量 v_w 的比值等于工作于 B 点时的环路增益，即 v_Z 与 v_W 的关系曲线上 B 点处的斜率。该增益通常远大于 1。由于 v_z 又与 G_1 的输入端耦合，它将按环路增益被进一步放大。如此循环往复，最终将工作点从 B 点拉升至 C 点。由于 C 点的环路增益为零（或者接近于零），因此不存在正反馈。

在上面的讨论中，我们假设 W 点存在正的初始电压增量。若存在负的初始电压增量，我们将发现工作点会由 B 点降至 A 点。同样，由于 A 点的传输特性曲线的斜率为零（或者接近于零），因此不存在正反馈。事实上，正反馈只有在环路增益大于 1 的情况下才可能发生，而 B 点正属于这样的情况。

由上述讨论不难得出：锁存器有两个稳定工作点——A 点和 C 点。在 C 点，v_W 为高电平，v_X 为低电平，v_Y 为低电平，v_Z 为高电平。A 点则恰好相反。若将 X 和 Z 作为锁存器的输出，我们可以看到在其中一个稳定工作点（比如 A 点），v_X 为高电平（值为 V_{OH}），v_Z 为低电平（值为 V_{OL}）；在另一个稳定工作点（比如 C），v_X 为低电平（值为 V_{OL}），v_Z 为高电平（值为 V_{OH}）。因此锁存器是具有两个互补输出的双稳态电路。锁存器所处的稳定状态取决于将其引入该特定状态的外部激励，随后锁存器将在被激励形成的状态上保持任意长的时间以用来存储该外部激励。作为存储单元，锁存器能够存储 1 位的信息。例如，我们可以任意指定 v_X 为高电平、v_Z 为低电平的状态表示存储逻辑值1，另一个互补的状态应被指定为存储逻辑值 0。最后要说明：上述锁存器电路为静态电路。

至此，我们尚需设计一个合适的机制用来触发锁存器的状态改变。锁存器与触发电路一同形成了触发器。接下来我们将讨论相关内容。由运用运算放大器组成的模拟双稳态电路将在第 13 章中具体介绍。

11.1.2 SR 触发器

最简单的触发器为 SR（Set/Reset）触发器，如图11.2（a）所示。它由两个交叉耦合的或非门组成，因此包含了一个锁存器。两个或非门的第二输入端共同构成了触发器的触发输入。这两个输入分别被标示为 S（设置）和 R（复位）。输出分别表示为 Q 和 $\overline{Q}$ 以强调它们的互补性。当 Q

为高电平、$\bar{Q}$ 为低电平时触发器被认为是置位（即储存逻辑值 1），而触发器处于另一种状态（Q 为低电平，$\bar{Q}$ 为高电平）时被认为是复位（储存逻辑值 0）。



(a)

R	S	Q_{n+1}
0	0	Q_n
0	1	1
1	0	0
1	1	不使用

(b)

图 11.2　（a）SR（Set/Reset）触发器；（b）SR 触发器真值表

在静止或存储状态（即我们不想改变触发器状态时），S 与 R 输入端的输入均应为低电平。考虑当触发器存储逻辑值 0 的情况。由于输出 Q 为低电平，或非门 G_2 的两个输入均为低电平，因而其输出为高电平。该高电平作用于 G_1 的输入端，导致其输出 Q 为低电平，从而满足了初始假设。若要将触发器置位，则必须将 S 提升至逻辑高电平（逻辑值 1）且同时保持 R 为逻辑低电平（逻辑值 0）。S 端口上的 1 将迫使 G_2 的输出 $\bar{Q}$ 成为 0。而 G_1 的两个输入端均为 0，故其输出 Q 成为 1。现在即使 S 返回 0，触发器也将保持在最新得到的置位状态。很明显，若我们将 S 再次置 1（将 R 保持为 0），则触发器状态不会发生改变。若要复位触发器，我们需要将 R 置 1 同时保持 S 为 0。我们很容易看到，这样的输入使触发器进入复位状态，并且在 R 返回 0 的情况下继续保持该状态。应该注意的是，触发信号的作用只在于启动锁存器正反馈回路的正反馈动作。

最后，我们需要讨论一下当 S 端和 R 端同时置 1 时的情况。两个或非门将使输出 Q 和 $\bar{Q}$ 成为 0（注意，在这种情况下这两个输出的互补标示不再成立）。然而，若 R 和 S 同时返回静止状态（$R = S = 0$），触发器的状态将无法确定。换句话说，触发器的最终状态无法被预测。因此，这种输入组合通常是不允许的（不使用）。但应注意，这种情况仅仅发生在 R 与 S 绝对同时返回到 0 的理想情况下。实际情况下，两者之中有一端将会先返回到 0，而最终状态将由保持高电平时间最长的输入端决定。

触发器的工作方式总结为如图 11.2（b）所示的真值表，其中，Q_n 表示输出 Q 在 t_n 时（即施加 R 和 S 信号之前）的输出值，Q_{n+1} 表示输出 Q 在 t_{n+1} 时（即施加输入信号之后）的输出值。

除了使用两个或非门之外，我们也可以交叉耦合两个与非门来构成 SR 触发器。在这种情况下，置位与复位功能均为低电平有效，并因此被称为 $\bar{S}$ 与 $\bar{R}$。

11.1.3　SR 触发器的 CMOS 实现

在图 11.2 所示的 SR 触发器中，仅需将其中的或非门替换为相应的 CMOS 电路，就可以直接实现 CMOS 的 SR 触发器。我们鼓励读者尝试绘制一下这个电路。尽管这样得到的 CMOS 电路的工作情况良好，但却有些复杂。我们在此考虑一个简化的电路，且该电路还可以实现附加的逻辑功能。具体来说就是图 11.3 所示的时钟同步的 SR 触发器。由于时钟信号与设置和复位的输入信号相“与”，因而触发器只能在时钟信号 ϕ 为高电平时设置或复位。注意，尽管在触发器核心部分的两个交叉耦合的反相器为互补的 CMOS 类型，然而置位和复位电路均由 NMOS 晶体管组成。不仅如此，由于 V_{DD} 和接地点之间无导通通路（转换时间除外），因此该电路不存在静态功率损耗。

如果不考虑附加的时钟同步信号，图 1.13 所示与图 11.2 所示的 SR 触发器在逻辑上具有完全相同的工作特性。为说明该问题，假设当前触发器处于复位状态（$Q = 0, \bar{Q} = 1, v_Q = 0, v_{\bar{Q}} = V_{DD}$），

并且我们要将其置位。为此，我们设法让 S 端出现高电平信号（V_{DD}）并使 R 端保持低电平 0 V。这样，当时钟ϕ上升为高电平时，Q_5 和 Q_6 就会导通，从而将 $v_{\bar{Q}}$ 的电压拉低。当 $v_{\bar{Q}}$ 降低至（Q_3，Q_4）反相器的门限电压时，反相器的状态就会改变（或至少开始改变），其输出 v_Q 将会上升。v_Q 的上升又反馈到 (Q_1，Q_2) 反相器的输入端，使得其输出 $v_{\bar{Q}}$ 进一步降低。根据锁存器的正反馈特性，会发生正反馈。



图 11.3 CMOS 实现的时钟同步的 SR 触发器。其时钟信号用ϕ 表示

之前对于触发器状态转换的叙述基于以下两个假设：

1. 晶体管 Q_5 和 Q_6 能够提供足够的电流以将节点 $\bar{Q}$ 处的电压至少拉低到略低于 (Q_3，Q_4) 反相器的门限电压。这是启动正反馈的必要条件。没有该初始触发，触发器状态将无法进行状态转换。在例题 11.1 中，我们将具体分析满足这个要求的 Q_5 和 Q_6 所允许的最低 W/L 比值。
2. 置位信号应在高电平持续足够长的时间以使正反馈能够进入到状态转换过程。所需的置位信号的最短宽度可通过将 $v_{\bar{Q}}$ 从 V_{DD} 降低至 $V_{DD}/2$ 的时间加上 v_Q 响应后上升至 $V_{DD}/2$ 的时间估算得到。

最后，由电路的对称性可知，上述分析将同样适用于触发器的复位流程。

例题 11.1 如图 11.3 所示的 CMOS SR 触发器，其工艺参数为：$\mu_n C_{ox}=2.5\ \mu_p C_{ox}=50\ \mu A/V^2$，$V_{tn}=|V_{tp}|=1$ V 和 $V_{DD}=5$ V。反相器的$(W/L)_n=4\mu m/2\mu m$，并且$(W/L)_p=10\mu m/2\mu m$。组成置位-复位电路的 4 个 NMOS 晶体管具有相同的 W/L 比值。试确定保证触发器能够进行状态转换的最小 W/L 比。

解：图 11.4 所示为相关部分的电路结构。注意，由于正反馈尚未开始，我们假设 $v_Q=0$，因此 Q_2 导通。该电路实际上等同于一个伪 NMOS 门，而我们需要为 Q_5 和 Q_6 选取合适的 W/L 使该反相器的 V_{OL} 低于 $V_{DD}/2$（当 Q_N 和 Q_P 匹配时 Q_3 和 Q_4 反相器的门限电压）。当 Q_5 和 Q_6 提供的电流与 Q_2 在 $v_{\bar{Q}}=V_{DD}/2$ 时提供的电流相等时，即可求得 Q_5 和 Q_6 所需的 W/L 的最



图 11.4 触发器电路（图 11.3 所示）的相关部分，用以确定触发器能够进行状态转换所要求的 Q_5 和 Q_6 的最小 (W/L) 值

小值。为简单起见，我们将 Q_5 和 Q_6 的串联结构近似为一个单独的晶体管，其 W/L 为 Q_5 和 Q_6 的 W/L 数值的一半。考虑到 $v_{\bar{Q}} = V_{DD}/2$，该等效晶体管和 Q_2 都将工作于变阻区，因而可以得到

$$50\times\frac{1}{2}\times\left(\frac{W}{L}\right)_5\left[(5-1)\times\frac{5}{2}-\frac{1}{2}\times\left(\frac{5}{2}\right)^2\right]=20\times\frac{10}{2}\left[(5-1)\times\frac{5}{2}-\frac{1}{2}\times\left(\frac{5}{2}\right)^2\right]$$

从而可求得

$$\left(\frac{W}{L}\right)_5=4 \quad 和 \quad \left(\frac{W}{L}\right)_6=4$$

考虑到该数值为理论上的最小值，实际制造中会将该比值选定为 5 或者 6。 ■

练习 11.1　重复例题 11.1，在输入 S 和 ϕ 均为 $V_{DD}/2$ 的情况下，试确定 $(W/L)_5=(W/L)_6$ 的最小值以保证触发器能够进行状态转换。

答案：24.4

练习 11.2　我们希望确定设置脉冲所需的最小宽度。为实现该目标：（a）首先考虑图 11.4 所示电路中 $v_{\bar{Q}}$ 从 V_{DD} 降低至 $V_{DD}/2$ 所需的时间。假设 $\bar{Q}$ 点与接地点之间的总电容为 50 fF。试通过求解从 V_{DD} 至 $V_{DD}/2$ 这段电压范围内电容放电的平均电流，确定高电平至低电平转换的传播延迟 t_{PHL}。注意，经由 Q_2 传导的电流将会削减电容的放电电流。假定 $(W/L)_5=(W/L)_6=8$，并沿用例题 11.1 中给出的技术参数。（b）试确定图 11.3 所示电路中 v_Q 的 t_{PLH}，可参考下式：

$$t_{PLH}\approx\frac{1.7C}{k_p'\left(\frac{W}{L}\right)_p V_{DD}}$$

假定节点 Q 的总电容为 50 fF。（c）试确定设置脉冲所需的最小宽度。

答案：（a）0.11 ns；（b）0.17 ns；（c）0.28 ns

11.1.4　时钟 SR 触发器的简单 CMOS 实现

一个更简单的时钟同步 SR 触发器的实现如图 11.5 所示。其中，传输晶体管逻辑被运用于实现置位-复位的功能。该电路在静态随机访问存储器（SRAM）芯片的设计中应用十分广泛，它被用做基本存储单元（参见 11.4.1 节）。



图 11.5　一个更简单的用 CMOS 实现的时钟同步 SR 触发器。该电路在静态随机访问存储器（SRAM）芯片的设计中被用做基本存储单元

11.1.5 D 触发器电路

通过不同逻辑门的组合可以得到许多不同类型的触发器。采用 CMOS 实现的电路则可直接通过将这些逻辑门用相应的 CMOS 电路替代而得到。然而，该方法却经常产生相当复杂的电路。在很多情况下，我们可以从电路设计的角度（而非逻辑设计的观点）得到一个更为简单的电路。为说明这一点，我们将讨论一个十分重要的触发器类型，即数据触发器（D 触发器）的 CMOS 实现。



图 11.6 D 触发器的框图

D 触发器的结构如图 11.6 所示。它包括两个输入信号——数据输入 D 和时钟输入 ϕ。两个互补输出标示为 Q 和 $\overline{Q}$。当时钟输入为低电平时，触发器处于静止或存储状态，D 输入端的信号改变对触发器的状态没有影响。当时钟上升为高电平时，触发器获取时钟上升沿之前瞬间的 D 输入端的逻辑值。这种触发器被称为是边缘触发的。部分 D 触发器的实现包含直接置位和复位输入端，它们将忽略上述时钟同步操作。

图 11.7 所示为一个 D 触发器的简单实现。该电路包含两个以正反馈回路形式连接的反相器，这同图 11.1（a）所示的静态锁存器是类似的，但此处的环路仅在部分时间闭合。具体来说，环路在时钟输入为低电平时（$\phi=0, \overline{\phi}=1$）闭合。$D$ 输入端是通过一个在时钟输入为高电平时闭合的开关连接到触发器的。其工作原理十分明晰：当 ϕ 为高电平时，该环路断开，D 输入端直接连接到反相器 G_1 的输入端。G_1 输入端的电容充电至输入端电压 D，而 G_2 输入端的电容充电至 $\overline{D}$。随后，当时钟输入降至低电平时，输入端与触发器断开，而反馈回路闭合，故锁存器得到了 ϕ 信号下降前输入端 D 的状态值，从而使得输出 $Q=D$。

由前所述，我们注意到图 11.7 所示电路结合了静态双稳态电路的正反馈技术和动态电路的电荷存储技术。值得注意的是，该电路以及很多使用时钟信号的电路的正常工作都基于一定的条件，即 ϕ 和 $\overline{\phi}$ 在任何时候都不会同时出现高电平。这个条件是由两个时钟相位无交叠来保证的。



图 11.7 一个 D 触发器的简单实现：（a）所示电路运用了双相位无交叠的时钟输入；（b）输入信号的波形

然而，图 11.7 所示的 D 触发器的实现却存在一个不足，即当 ϕ 为高电平时，触发器的输出完全跟随输入端 D 的信号而变化。这在特定的逻辑设计情况下会造成一定的问题。事实上，我们可以通过如图 11.8（a）所示的主从触发器的形式来有效地解决这个问题。在讨论电路工作原理之前需要说明：尽管图中所示开关由单个 NMOS 晶体管实现，然而 CMOS 传输门也在很多实际应用中被采用。我们在此处只是选用单个的 MOS 晶体管作为串联开关电路的简化符号。

该主从触发器电路包含一对如图 11.7 所示类型的电路，采用交替的时钟相位进行工作。在此要强调的是这两个时钟的相位必须无交叠，我们将其分别命名为ϕ_1和ϕ_2，并在图 11.8（b）中明确表示了其无交叠的波形形状。电路的具体工作原理如下：

1. 当ϕ_1为高电平而ϕ_2为低电平时，输入端连接到反馈回路开路的主锁存器，与从锁存器断开。因此，输出 Q 保持先前储存在从锁存器里的逻辑值并且从锁存器的环路闭合。主锁存器的节点电容将被充电，其所得电压与 D 输入端的当前电压相对应。
2. 当ϕ_1降为低电平时，主锁存器与数据输入端断开。随后，当ϕ_2上升为高电平时，主锁存器的反馈回路闭合且锁定在 D 的值上。同时，其输出与反馈回路断开的从锁存器相连。从锁存器的节点电容被充电，因此当ϕ_1重新上升为高电平时，从锁存器锁定在新的 D 的逻辑值且输出 $Q = D$。



(a)



(b)

图 11.8　（a）主从式 D 触发器。其开关通常由 CMOS 传输门实现；（b）系统要求的双相位无交叠的时钟波形图

通过上述讨论，我们不难发现在时钟ϕ_2的上升沿，输出 Q 更新为前一时钟相位ϕ_1结束时 D 输入端上的逻辑值。该输出值将稳定保持一个时钟周期。最后要注意的是：在无交叠时间段，两个锁存器的反馈回路均被断开，我们仅仅依靠节点电容来储存绝大部分的电荷。因此无交叠时间段应被控制在很小的范围内（大约为时钟周期的十分之一或者更小，实际设计中一般在 1 ns 的数量级上）。

11.2 多谐振荡器电路

如前所述，由于触发器具有两个稳定的状态，因此称为双稳态多谐振荡器。事实上还存在另外两种类型的多谐振荡器：单稳态多谐振荡器和非稳态多谐振荡器。单稳态多谐振荡器具有一个稳定的状态，系统可以在任意长的时间内保持在该状态。同时，它还具有一个可被触发的准稳态。单稳态多谐振荡器可以在准稳态停留一个预设的时间长度 T，随后它将自动返回稳定状态。从这个意义上来说，单稳态多谐振荡器生成一个持续时间为 T 的输出脉冲。该输出脉冲的宽度 T 与触发脉冲的具体参数无关，图 11.9 示意性地给予了说明。单稳态多谐振荡器因此可以被用做脉冲展宽器，或者更精确地称为脉冲标准化器。单稳态多谐振荡器又被称为单击振荡器。



图 11.9 图示的单稳态多谐振荡器（单击振荡器）功能模块是由正脉冲触发的。除此以外，还存在由负脉冲触发的单击振荡器

非稳态多谐振荡器不存在稳定状态，但它却具有两个准稳态且能够在这两个状态分别停留预设的时间长度 T_1 和 T_2。所以，当非稳态多谐振荡器在一个准稳态停留 T_1 秒之后，它将转换到另一个准稳态并在该状态停留 T_2 秒，随后再次返回原先的状态，如此周而复始。因此非稳态多谐振荡器以周期 $T = T_1 + T_2$ 或频率 $f = 1/T$ 振荡，可用于生成周期性脉冲，例如时钟信号。

在第13章中，我们将介绍由运算放大器构成的单稳态和非稳态多谐振荡器。下面将重点讨论由逻辑门构成的单稳态和非稳态多谐振荡器。此外我们还将介绍另外一种使用非常普遍的振荡电路，即环形振荡器。

11.2.1 CMOS 单稳态电路

图 11.10 所示为一个简单且常用的单稳态多谐振荡器电路。它由两个双输入的 CMOS 或非门（G_1 和 G_2）、一个电容量为 C 的电容以及一个阻值为 R 的电阻组成。输入端 v_I 提供单稳态多谐振荡器的触发脉冲。



图 11.10 由 CMOS 或非门组成的单稳态电路。信号源 v_I 提供正向触发脉冲

商用的 CMOS 逻辑门在其输入端都连接着由二极管组成的特殊结构，如图 11.11（a）所示。设计这些二极管的主要目的在于防止输入信号电压高于电源电压 V_{DD}（高出一个二极管的压降）或输入信号低于接地端电压（低出一个二极管的压降）。这些钳位二极管对于单稳态电路的工作

具有重要的作用。具体而言，我们着重分析一下这些二极管对于反相器方式连接的或非门 G_2 的实际作用。在这种情况下，每对对应的二极管都是并联连接的，参见如图 11.11（b）所示的等效电路。当输入电压高于系统电源电压的限制时，二极管将为输入信号的电源提供一条低阻通道，而对于中间电压，二极管的输入电流等于零。



图 11.11　（a）双输入端 CMOS 逻辑门的每个输入端的二极管结构；（b）当两个输入端短接时的等效二极管电路。注意，添置二极管的目的在于保护逻辑门，使其免受由于静态电荷积累而造成的潜在的破坏性过电压

为简化起见，我们将使用逻辑门的近似等效输出电路，如图 11.12 所示。图 11.12（a）表明，当逻辑门输出为低电平时，其输出特性可以用一个接地的电阻 R_{on} 来表示，其阻值一般在几百欧姆左右。在该状态，电流可以从外部电路流入逻辑门的输出端口，此时逻辑门也被称为吸收电流。同样，图 11.12（b）所示的等效输出电路适用于逻辑门输出电压为高电平的情况。在该状态，电流可以从 V_{DD} 通过逻辑门的输出端口流到外电路中，此时逻辑门也被称为输出电流。



图 11.12　CMOS 逻辑门的输出等效电路：（a）输出为低电平的情况；（b）输出为高电平的情况

为了说明如图 11.10 所示的单稳态电路的工作原理，考虑如图 11.13 所示的时序图。图 11.13（a）中存在一个持续时间为 τ 的短暂触发脉冲。在下面的讨论中我们将忽略 G_1 和 G_2 的传输延迟。但在实际情况中，该延迟限定了脉冲宽度 τ 的最小值，$\tau > (t_{P1} + t_{P2})$。

首先考虑单稳态电路的稳定状态，即在触发脉冲到达之前的电路状态。G_1 的输出端为 V_{DD} 高电平，电容放电，G_2 的输入端为 V_{DD} 高电平。因此 G_2 的输出端为低电平，等于接地电压。该低电平反馈到 G_1 的输入端。由于 v_I 为低电平，因此 G_1 的输出为高电平，正如最初假设的那样。

接下来考虑施加触发脉冲时的情况。G_1 的输出电压将会降低。然而，G_1 将会吸收部分电流，同时由于其有限的输出电阻 R_{on}，使得 G_1 的输出将不会一直为 0 V。事实上，G_1 的输出电压将降低一定的数值 ΔV_1，我们稍后将计算该数值。

压降 ΔV_1 通过电容 C（在转换瞬时可被视为短路）与 G_2 的输入端相耦合，因此 G_2 的输入端电压（初始为 V_{DD}）也将降低同样的量，即 ΔV_1。此处，我们注意到在该瞬间存在由 V_{DD} 通过 R

和 C 进入 G_1 输出端口后至接地端的瞬时电流。因此可以得到由电阻 R 和 R_{on} 组成的分压网络（注意，电容 C 的瞬时电压为零），由此可以确定 ΔV_1 的数值为

$$\Delta V_1 = V_{DD}\frac{R}{R+R_{on}} \tag{11.1}$$

反观 G_2，其输入端的压降造成其输出端的电压上升（至 V_{DD}）。该输出信号将在触发脉冲结束之后仍然保持 G_1 持续输出低电平。该电路现处于准稳定状态。



(a)



(b)



(c)



(d)

图 11.13　单稳态电路（图 11.10 所示）的时序图

接下来我们继续分析准稳定状态的工作原理。通过 R，C 和 R_{on} 的电流造成电容 C 充电，因而 v_{I2} 将以时间常数 $C(R+R_{on})$ 朝着 V_{DD} 呈指数级上升，如图 11.13（c）所示。v_{I2} 将会持续上升直至达到反相器 G_2 的门限电压 V_{th}。此时，G_2 将会翻转，其输出 v_{O2} 将会变为 0 V，反过来引起 G_1 的翻转。G_1 的输出端将试图上升至 V_{DD}，但是由于下面将要讲到的原因，其瞬时压升将被限制为

ΔV_2。v_{O1} 的上升始终通过电容 C 与 G_2 的输入端相耦合，因此 G_2 的输入端电压将会上升同样的幅值ΔV_2。注意，由于 G_2 输入端和 V_{DD} 之间的二极管 D_1 的存在，v_{I2} 的电压至多只能上升至 $V_{DD}+V_{D1}$，其中 V_{D1}（大约为 0.7 V）为 D_1 两端的压降。因此由图 11.13（c）可得

$$\Delta V_2 = V_{DD} + V_{D1} - V_{\text{th}} \tag{11.2}$$

可见，正是由于 D_1 的存在限制了瞬时电压ΔV_2 上升的幅值。

因为现在 v_{I2} 略高于 V_{DD}（高出 V_{D1}），因此电流将会从 G_1 的输出端流出，途中流经电容 C 以及并联的 R 和 D_1。该电流将造成电容 C 持续放电，直到 v_{I2} 降至 V_{DD} 且 v_{O1} 上升至 V_{DD}。其放电电路如图 11.14 所示，由图可知二极管的存在使得该电容放电过程成为非线性过程。尽管脉冲结束时的瞬态响应并非我们关心的重点，但值得一提的是，单稳态电路只能在电容放电完成后才能被再次触发，否则输出将不再是标准脉冲，而生成标准脉冲恰恰是单极振荡器的主要功能。因此，电容放电所需的时间间隔又被称为恢复时间。



图 11.14　电容 C 放电时的实际工作电路（在单稳态脉冲周期 T 的末端）

参考图 11.13（c），我们可以得到 T 的表达式，并且 $v_{I2}(t)$表示为

$$v_{I2}(t) = V_{DD} - \Delta V_1 e^{-t/\tau_1}$$

其中，$\tau_1 = C(R + R_{\text{on}})$。将 $t = T$ 和 $v_{I2}(T) = V_{\text{th}}$ 代入，并将ΔV_1 表示为式（11.1）的形式，经整理得

$$T = C(R + R_{\text{on}}) \ln\left(\frac{R}{R + R_{\text{on}}} \frac{V_{DD}}{V_{DD} - V_{\text{th}}}\right)$$

练习 11.3　当 $V_{\text{th}} = V_{DD}/2$ 且 $R_{\text{on}} << R$ 时，试确定 T 的近似表达式。

答案：$T = 0.69CR$

练习 D11.4　若已知 R_{on} 小于 1 kΩ，用练习 11.3 的近似表达式设计一个单极振荡器以产生 10 μs 的脉冲。设计相应的 C 和 R 的数值。试确定由于在设计中忽略 R_{on} 而可能造成的最大脉冲宽度 T 的误差值。

答案：参考数值 $C = 1$ nF，$R = 14.5$ kΩ；−3%

11.2.2　非稳态电路

图 11.15（a）所示为一个常见的非稳态电路，由两个反相器方式连接的或非门、一个电阻和一个电容组成。假设或非门为 CMOS 逻辑门，我们将具体讨论其工作原理。但在此之前，为简化起见，我们还需要做进一步近似，即忽略 CMOS 逻辑门的有限输出电阻并假定钳制二极管为理想二极管（即其导通时存在零压降）。

基于上述简化假设，可以得到图 11.15（b）所示的波形图。我们鼓励读者尝试逐步分析该电路的工作流程，并与实际输出的波形进行比对[①]。

① 实际电路通常采用大电阻与 G_1 的输入端串联，这样可以限制二极管的导通效应，从而允许 v_{I1} 上升至 V_{DD} 以上，而且还能下降到 0 V 以下。



图 11.15 （a）一个用 CMOS 逻辑门组成的简单非稳态多谐振荡器电路；（b）该非稳态电路的波形图。假设逻辑门输入端的二极管为理想二极管，并因此将 v_{I1} 的电压限制在 0 V 至 V_{DD} 之间

练习 11.5 参考图 11.15（b）所示的波形图，试确定图 11.15（a）所示的非稳态多谐振荡器的工作周期 T。

答案： $T = CR\ln\left(\dfrac{V_{DD}}{V_{DD}-V_{th}}\dfrac{V_{DD}}{V_{th}}\right)$

11.2.3 环形振荡器

另一种在数字电路中常用的振荡器为环形振荡器。它是通过在一个环路中级联奇数个反相器构成的。虽然通常至少要使用 5 个反相器来构成环形振荡器，然而我们在此仅使用 3 个反相器来说明其工作原理，如图 11.16（a）所示。图 11.16（b）所示分别为 3 个反相器输出端的输出波形，这些波形是理想波形，因为其上升时间和下降时间为 0。尽管如此，它们仍足以说明电路的工作流程。

观察发现，节点 1 处的上升沿经过逻辑门 1，2，3 后延迟了 $3t_P$ 后反相返回。该下降沿继续传播，在另一个 $3t_P$ 的延迟时间后以初始极性（上升沿）返回。因此该电路将以周期 $6t_P$ 或频率 $1/6t_P$ 振荡。一般而言，由 N 个反相器组成的环形振荡器（N 必须为奇数）将以 $2Nt_P$ 的周期或 $1/2Nt_P$ 的频率持续振荡。

最后值得一提的是，环形振荡器提供了一个用来测量反相器传输延迟的比较简单的方法。

练习 11.6 假设反相器的传输延迟为 1 ns，试确定由 5 个反相器构成的环形振荡器的振荡频率。

答案： 100 MHz



图 11.16　（a）由 3 个反相器级联形成的环形振荡器（通常至少由 5 个反相器构成）；（b）该振荡器的输出波形图。观察可得，该电路以 $1/6t_P$ 的频率振荡

11.3　半导体存储器的类型与结构

一个计算机系统，无论是大型机还是微型计算机，都需要存储器来存储数据和程序指令。不仅如此，在一个给定的计算机系统中，通常包含利用不同工艺技术制造的各种类型的存储器，而它们的访问时间也各不相同。广义上说，计算机存储器可以分为两种类型：主存储器和大容量存储器。主存储器通常是访问速度最快的存储器，一般情况下，大多数（通常是所有的）程序指令都在其中执行。主存储器通常是随机访问类型的。所谓随机访问存储器（RAM）就是指在该存储器中存储信息（写操作）和获取信息（读操作）所需的时间与所需信息在存储器内部的物理存储位置无关。

随机访问存储器应与串行或顺序访问存储器区分开来。在磁盘和磁带这类的串行存储器中，数据只能够按照其原先被存储的顺序进行访问。因此，在串行存储器中，访问特定信息所需的时间取决于信息在存储器中的位置，而其平均访问时间较之随机存储器的访问时间要长一些。在计算机系统中，串行存储器被用做数据的大容量存储。不经常使用的数据（例如计算机操作系统的大部分文件）通常存储于类似于磁盘的具有可移动表面的存储器。

存储器的另一个重要的分类方法是把它分成读写存储器和只读存储器。读写存储器允许数据以类似的速度被存储或读取。计算机系统需要可读写的随机访问存储器来存储数据和程序。

只读存储器（ROM）允许系统以与读写存储器相同的速度（甚至更快的速度）读取数据，但限制数据的写操作。ROM 可以用来存储微处理器操作系统的程序。它们还被用于处理表格查询的操作，例如确定数学函数的返回数值。电视游戏卡就是 ROM 的一个典型应用。需要注意的是，只读存储器通常是随机访问类型的。尽管如此，在数字电路的术语中，缩写 RAM 通常表示可读

写的随机访问存储器，而 ROM 表示只读存储器。

存储器电路的规则结构使它们很适合 VLSI 的设计思想。事实上，存储器芯片代表了封装密度和集成度的发展水平。自 1970 年 1 Kb 芯片的出现开始，存储器芯片密度大约每三年翻四倍。如今，256 Mb[①]的存储器芯片已经被投入商用，同时数 Gb 的芯片也正在研发实验室中进行测试。我们将在本节以及随后的两节中讨论一些 VLSI RAM 芯片中使用的基本电路，而只读存储器电路将在 11.6 节介绍。

11.3.1 存储器芯片构架

存储器芯片内的位可以是单位可寻址的（individually addressable），也可以是以 4~16 位成组的参与寻址。举例来说，单位可寻址的 64 Mb 的存储器芯片被称为以 64M 字 ×1b（或简写为 64M × 1）构成的。这样的芯片需要用 26 位的地址线进行寻址（2^{26} = 67 108 864 = 64M）。除此以外，该 64M 存储芯片也可以组织成 16M 字 ×4 位（16M × 4），这样就需要 24 位的地址线进行寻址。为简单起见，我们假设以后讨论的所有存储芯片均为单位可寻址的。

存储芯片的主体是由存储位信息的存储单元构成的。每个存储单元为可存储 1 位信息的电子电路。我们将在 11.4 节中具体讨论存储单元电路。通常在存储芯片上以正方形或者接近正方形的阵列方式排列存储单元较为理想，稍后我们将讨论其原因。图 11.17 具体说明了该结构。该存储单元阵列包含 2^M 行和 2^N 列，总存储容量为 2^{M+N}。举例来说，一个 1 Mb 的正方形阵列将包括 1024 行和 1024 列（$M = N = 10$）。在阵列中的每一个存储单元都将与 2^M 行中的某一行（通常称为字线）以及 2^N 列中的某一列（通常称为数据线或者位线）相连接。通过激励其相应的字线和位线，可选中特定的存储单元以进行读写操作。

通常对于 2^M 条字线中的特定字线的激励是通过行解码器实现的。所谓行解码器就是根据施加于解码器输入端的 M 位地址编码选择相应的字线（提升其电压）的组合逻辑电路。地址编码一般表示为 $A_0, A_1, \ldots, A_{M-1}$。当第 K 条字线被激励时，若该操作为读操作，则第 K 行的 2^N 个存储单元将在相应的位线上输出其所存储的数据。这就意味着，若第 L 列存储单元（如图 11.17 所示）存储的数据为 1（高电平），则第 L 条位线的电压将小幅上升，其上升幅度在 0.1 V 至 0.2 V 之间。选用较小的输出电压是考虑到存储单元的数目庞大且结构微小，该小额输出电压随后作用于连接位线的感应放大器。如图 11.17 所示，每条位线均有一个感应放大器与其相连，该感应放大器生成一个全摆幅的数字信号输出（在我们的例子里是从 0 至 V_{DD}）。该数字信号连同其他选定行里的存储单元相对应的输出信号被传送到列解码器。列解码器根据施加于解码器输入端的 N 位地址编码（该地址编码一般表示为 $A_M, A_{M+1}, \ldots, A_{M+N-1}$）选择相应列的输出信号，并使它出现在芯片的输入输出（I/O）数据线上。

写操作流程与上述读操作流程类似。首先将所要求存储的数据（1 或 0）放置于 I/O 数据线上。然后通过行地址与列地址的组合选中要存储数据的单元。所选中的列的感应放大器作为驱动电路将施加在数据线上的信号写入选中的存储单元。感应放大器和地址解码器的电路将在 11.5 节中讨论。

在结束关于存储器组织和存储芯片内部结构的讨论之前，我们还将述及一个新近在存储器组织结构方面的革新设计，其主要是用来满足迅速增长的芯片密度。为了理解这种革新的必要性，设想随着存储阵列中存储单元数目的增长，其相应的字线和位线的长度也相应增长。即使对于进

① 存储器存储二进制数的能力用单位 Kb 和 Mb 表示，即 1 Kb = 1024 b，1 Mb = 1024 × 1024 = 1 048 576 b。因此，一个 64 Mb 的芯片能够存储 67 108 864 b 的信息。

一步缩小晶体管体积的新一代存储芯片而言（目前，一般使用 0.1~0.3 μm 的 CMOS 工艺），上述情况依然存在。字线和位线的增长致使其总电阻与总电容相应增大，从而使其瞬时响应的速度减慢。这也就意味着随着线长的增长，字线电压的指数上升速度减慢，因此激活一个存储单元需要更长的时间。现在可以通过将存储芯片分隔成许多区块来解决这个问题。每个区块的结构与图 11.17 所示完全相同。行地址与列地址被传递到所有区块，但只选取其中某一个区块的输出数据。区块的选取可通过选用适当位数的地址位作为区块地址编码来完成。这样的系统结构可被视为三维结构，即：行、列、区块。



图 11.17　组织成 2^M 行 × 2^N 列的 2^{M+N} 位存储器芯片

11.3.2　存储器芯片时序

所谓存储器访问时间，是指从开始一个读操作到出现输出数据的时间间隔。所谓存储器访问周期，是指连续两次存储器操作之间的最短时间间隔。从严格意义上来说，存储器操作通常包括在同一存储位置的读操作和写操作。MOS 存储器的访问时间和访问周期通常在几纳秒（ns）到几百纳秒（ns）之间。

练习 11.7　容量为 4 Mb 的存储器芯片被分割成 32 个区块，每个区块包含 1024 行和 128 列。试分别给出行地址编码、列地址编码和区块地址编码所需的编码位数。

答案：10；7；5

练习 11.8 某特定 MOS 存储芯片的字线由多晶硅（参见附录 A）构成。每条字线的电阻约为 5 kΩ，与接地点之间的总电容为 2 pF。假设字线由输出电压为 V_{DD} 的低阻反相器激励，试确定字线电压上升至 $V_{DD}/2$ 时所需的时间（注意：字线可以看做分布网络，我们可以将其近似简化为一个由单个电阻和单个电容组成的集总电路）。

答案：6.9 ns

11.4 随机存储器（RAM）单元

如 11.3 节所述，存储器芯片主要由存储单元构成。这就意味着，若要求将大量位数据存储在单个存储芯片上，存储单元的体积需要尽可能地减小。同时，单个存储单元的功率耗费也应该尽可能地降低。由此，我们在 11.1 节介绍的许多触发器对于实现 RAM 芯片中的存储单元而言，显得过于复杂而不再适用了。

MOS RAM 基本分为两类：静态和动态。静态 RAM（简记为 SRAM）使用静态触发器作为基本的存储单元；而动态 RAM（简记为 DRAM）则将其二进制数据存储于电容上，从而进一步减少了存储单元的体积，但为此付出的代价是具有更为复杂的读写电路。具体来说，只要保持电源持续供电，静态 RAM 可以一直保持其所存储的数据；而动态 RAM 需要进行周期性刷新来重新生成存储于电容上的数据。这是因为存在着不可避免的泄漏电流，造成存储电容缓慢放电。由于动态存储芯片的存储单元体积较小，其存储密度通常可以达到静态存储芯片的 4 倍。事实上，动态 RAM 和静态 RAM 均为易失性存储器，即它们需要持续的电源维持工作。相反，大部分 ROM 都属于非易失性存储器，我们将在 11.6 节具体介绍。在下面几节里，我们将介绍基本 SRAM 和 DRAM 的存储单元。

11.4.1 静态存储器单元

图 11.18 所示为一个典型的 CMOS 工艺制作的静态存储单元。之前我们曾在 11.1 节述及该电路，该电路是一个由两个交叉耦合的反相器和两个存取晶体管（Q_5 和 Q_6）组成的触发器。当该字线被选中且其电压上升至 V_{DD} 时，存取晶体管导通，同时将触发器连接至列线（位线或 B 线）以及反相的列线（位线或 $\overline{B}$ 线）。注意，B 线和 $\overline{B}$ 线均被使用。存取晶体管作为传输门允许触发器和 B 线及 $\overline{B}$ 线之间的双向电流传输。



图 11.18 一个 CMOS 工艺制作的静态存储单元

读操作　首先考虑读操作，假设存储单元的存储数据为 1。此时，Q 为高电平 V_{DD}，而 $\overline{Q}$ 为低电平 0 V。在读操作开始之前，B 线和 $\overline{B}$ 线会被预充电至一个处于高、低电平之间的中间电压，一般为 $V_{DD}/2$（预充电实现电路将在 11.5 节和感应放大器一起介绍）。当该字线被选中并且 Q_5 和 Q_6 导通时，我们可以看到电流将从 V_{DD} 经过 Q_4 和 Q_6 到达 B 线，从而给 B 线上的电容 C_B 充电。而在电路的另一侧，电流将从被预充电的 $\overline{B}$ 线经 Q_5 和 Q_1 到达接地点，从而使电容 $C_{\overline{B}}$ 放电。在读操作中与之相关的部分电路在图 11.19 中给出。



图 11.19　与读操作过程中相关的部分 SRAM 存储单元电路（假设存储单元的存储数据为 1）。注意，初始时 $v_Q = V_{DD}$，$v_{\overline{Q}} = 0$，且通常情况下 B 线和 $\overline{B}$ 线的电压会被预充电至 $V_{DD}/2$ 左右。然而，在例题 11.2 中，为简单起见，假设预充电电压为 V_{DD}

由上所述，我们可以发现当读取数据“1”时，电容 C_B 两端的电压将会升高，而电容 $C_{\overline{B}}$ 两端的电压将会降低，由此在 B 线和 $\overline{B}$ 线之间生成差分电压 $v_{B\overline{B}}$。通常，只需 0.2 V 左右的差分电压就足以使感应放大器检测出存储单元中存储的 1。这里需要注意的是，在设计存储单元的过程中要保证 v_Q 和 $v_{\overline{Q}}$ 足够小，以防触发器在数据读出的过程中发生状态翻转。因此，SRAM 的读操作是非破坏性的。在典型的设计中，每个反相器的 Q_N 和 Q_P 都是匹配的，因而反相器门限电压为 $V_{DD}/2$。而存取晶体管通常采用宽度为反相器 Q_N 宽度的 2 ~ 3 倍的晶体管。

例题 11.2　此例的主要目的在于分析如图 11.18 所示的 CMOS SRAM 存储单元的动态工作过程。假设该存储单元的制造工艺参数如下：$\mu_n C_{ox} = 50\ \mu A/V^2$，$\mu_p C_{ox} = 20\ \mu A/V^2$，$V_{tn0} = -V_{tp0} = 1$ V，$2\phi_f = 0.6$ V，$\gamma = 0.5\ V^{1/2}$ 并且 $V_{DD} = 5$ V。存储器单元晶体管 $(W/L)_n = 4/2$，$(W/L)_p = 10/2$，而存取晶体管 $(W/L) = 10/2$。同时假设该存储单元储存数据 1，而每条位线的电容为 1 pF，试确定生成 0.2 V 输出电压所需的时间。为简化分析，我们假设 B 线和 $\overline{B}$ 线被预充电至 V_{DD}。

解：起初我们可能会认为该电路的动态分析相当复杂，因而需要做许多假设以便简化分析过程。当然，我们总是可以通过仿真模拟得到该电路的精确分析。然而，即使只是利用纸和笔进行一种近似的分析过程，也对我们理解该电路颇有益处。

如图 11.19 所示，初始时 $v_Q = V_{DD}$，$v_{\overline{Q}} = 0$，$v_B = v_{\overline{B}} = V_{DD}$。很容易得到图 11.19（b）所示的电路不会导通的结果，因此 v_B 保持为 V_{DD} 不变。然后再分析图 11.19（a）所示电路，我们注意到，由于在数据读出的过程中 $v_{\overline{B}}$ 只需变化了 0.2 V（例如从 5 V 下降到 4.8 V），所以晶体管 Q_5 将持续工作在饱和区，这样电容 $C_{\overline{B}}$ 将以恒定电流 I_5 放电。当晶体管 Q_1 导通时，其漏极电压 $v_{\overline{Q}}$ 会上升。然而，我们希望该上升不能超过反相器（Q_3, Q_4）的门限电压，由于两个反相器的 p 型和 n 型晶体管相互匹配，此处的门限电压为 $V_{DD}/2$。在一个短暂的时间间隔内，I_5 将对节点 $\overline{Q}$ 和接地点之

间的小寄生电容进行充电，直到达到电压 $v_{\bar{Q}}$，该电压足以使晶体管 Q_1 工作于变阻区且导通电流 I_1 等于 I_5。导通电流 I_1 可表示为

$$I_1 = \mu_n C_{ox}\left(\frac{W}{L}\right)_1\left[(V_{DD}-V_{t1})v_{\bar{Q}} - \frac{1}{2}v_{\bar{Q}}^2\right]$$

其中，我们假设 v_Q 将保持为 V_{DD}。由于 Q_1 的源极接地，$V_{t1}=1$ V，故

$$I_1 = 50\times\frac{4}{2}\left[(5-1)v_{\bar{Q}} - \frac{1}{2}v_{\bar{Q}}^2\right] \tag{11.3}$$

分析晶体管 Q_5 可得到

$$I_5 = \frac{1}{2}\mu_n C_{ox}\left(\frac{W}{L}\right)_5 (V_{DD}-v_{\bar{Q}}-V_{t5})^2$$

其中门限电压 V_{t5} 可由下式得到：

$$V_{t5} = 1+0.5(\sqrt{v_{\bar{Q}}+0.6}-\sqrt{0.6}) \tag{11.4}$$

由于 $v_{\bar{Q}}$ 的值未知，因此需要通过迭代来求解。对于第一次迭代，我们假设 $V_{t5}=1$ V，则 I_5 可表示为

$$I_5 = \frac{1}{2}\times 50\times\frac{10}{2}(5-v_{\bar{Q}}-1)^2 \tag{11.5}$$

现在令式（11.3）中的 I_1 等于式（11.5）中的 I_5 求解 $v_{\bar{Q}}$，得 $v_{\bar{Q}}=1.86$ V。然后用求得的 $v_{\bar{Q}}$ 代入式（11.4）进行二次迭代以确定 V_{t5}。得到 $V_{t5}=1.4$ V。该值随即被代入 I_5 的表达式，再次迭代，得到结果为 $v_{\bar{Q}}=1.6$ V。该数值与前次迭代结果很接近，因此无需进一步迭代。此时可以确定电流 I_5 的数值为 $I_5=0.5$ mA。我们注意到 $v_{\bar{Q}}$ 确实小于 $V_{DD}/2$，因而不会造成触发器的状态翻转（满足条件）。事实上，该反相器的 V_{IL} 为 2.125 V，因此对于 v_Q 保持 V_{DD} 恒定的假设成立，尽管事实上 v_Q 存在小幅波动，但是在此处做近似分析时我们就不再深入讨论了。

现在我们可以确定 $\bar{B}$ 线上出现 0.2 V 压降时所需要的时间间隔，其表达式为

$$\Delta t = \frac{C_{\bar{B}}\Delta V}{I_5}$$

故

$$\Delta t = \frac{1\times10^{-12}\times0.2}{0.5\times10^{-3}} = 0.4\text{ ns}$$

需要指出的是 Δt 仅仅是构成读操作延迟的一部分，另一个重要的组成部分是由于字线电压的有限上升时间造成的。事实上，对于 Δt 的计算也是理想化的，因为当 $C_{\bar{B}}$ 开始放电过程时字线电压尚未达到电压值 V_{DD}。

另一个更为近似（但也更快速）的求解方法是从图 11.19（a）观察得到 Q_1 和 Q_5 具有相同的栅极电压（V_{DD}）且为串行连接结构。我们可以将其近似看做一个单独的晶体管，其 W/L 值为

$$(W/L)_{eq} = \frac{1}{\dfrac{1}{(W/L)_1}+\dfrac{1}{(W/L)_5}} = \frac{1}{\dfrac{2}{4}+\dfrac{2}{10}} = \frac{10}{7}$$

等效晶体管将工作于饱和区，因此其电流 I 为

$$I=\frac{1}{2}\times 50\times\frac{10}{7}(5-1)^2=0.57\ \text{mA}$$

该数值仅比先前得到的数值大了 14%。$v_{\bar{Q}}$ 的电压值可以通过将电流 I 的数值和晶体管 Q_1（工作于变阻区）的 r_{DS} 电阻近似值相乘求得：

$$r_{DS}=1/[50\times10^{-6}\times\frac{4}{2}\times(5-1)]=2.5\ \text{k}\Omega$$

故

$$v_{\bar{Q}}=0.57\times2.5=1.4\ \text{V}$$

该结果同样与先前求得的数值相当接近。 ■

写操作　接下来考虑写操作。假设存储单元初始时存储数据 1（$v_Q = V_{DD}$，$v_{\bar{Q}}=0$），而我们希望写入数据 0。为此，B 线电压降低至 0 V，而 $\bar{B}$ 线电压上升至 V_{DD}，同时提升字线电压至 V_{DD} 以选中该存储单元。图 11.20 所示为写操作相关部分的电路，在此期间，节点 $\bar{Q}$ 的电压被拉升至门限电压 $V_{DD}/2$［见图 11.20（a）］，而节点 Q 的电压则被拉低至 $V_{DD}/2$［见图 11.20（b）］。电容 C_Q 和 $C_{\bar{Q}}$ 分别是节点 Q 和 $\bar{Q}$ 的寄生电容。我们可以通过对两个电路的近似分析来确定状态翻转所需要的时间。注意，当 v_Q 或 $v_{\bar{Q}}$ 中任何一个达到 $V_{DD}/2$ 时，都将会出现再生反馈机制，从而导致触发器翻转。一旦发生这种情况，正反馈效应会起主导作用，图 11.20 所示的电路将不再适用。



图 11.20　SRAM 读操作的相关部分电路。初始时，SRAM 存储数据 1 而数据 0 待写入。该等效电路在翻转过程发生前有效：（a）该电路将节点 $\bar{Q}$ 的电压拉升至 $V_{DD}/2$；（b）该电路将节点 Q 的电压拉低至 $V_{DD}/2$

这里我们将简要说明图 11.20 所示电路的工作原理，具体的分析留给读者在练习 11.9 以及习题 11.23 和习题 11.24 中完成。首先考虑图 11.20（a）所示电路，其中 Q_5 将工作于饱和区。初始时，其源极电压为零，因此 V_t 等于 V_{t0}。同时，Q_1 由于其漏极电压为零，因此处于关断状态。电流 I_5 初始时将流入 $C_{\bar{Q}}$，对其进行充电，从而使 $v_{\bar{Q}}$ 逐渐上升，导致 Q_1 导通。此时 Q_1 将工作于变阻区，其导通电流 I_1 将分流部分 I_5，因此减小了 $C_{\bar{Q}}$ 的充电电流。同时，随着 $v_{\bar{Q}}$ 逐步上升，由于衬底效应的存在，V_{t5} 将逐步增大而导致 I_5 减小。另一方面由于图 11.20（b）所示电路的作用，v_Q 将由 V_{DD} 下降至 $V_{DD}/2$，因而造成电流 I_1 的相应减小。尽管情况较为复杂，然而我们仍能比较容

易地得到充电电流 $I_{C_{\bar{Q}}}$ 在写操作过程[①]中（起始状态：$v_Q = V_{DD}$，$v_{\bar{Q}} = 0$；终止状态：$v_Q = V_{DD}/2$，$v_{\bar{Q}} = V_{DD}/2$）的近似平均值，因此我们可以用该电流值计算 $C_{\bar{Q}}$ 两端电压上升 $V_{DD}/2$ 时所需要的时间。

图 11.20（b）所示电路与上述电路工作原理基本相同，不同之处在于该电路中两个晶体管均不受到衬底效应的影响，因此该电路能够提供电容 C_Q，与图 11.20（a）所示电路给予 $C_{\bar{Q}}$ 的充电电流相比能够给 C_Q 提供更大的放电电流。其结果是 C_Q 的放电过程比 $C_{\bar{Q}}$ 的充电过程更快。换言之，v_Q 将早于 $v_{\bar{Q}}$ 达到电压值 $V_{DD}/2$。由此可得，该部分的写操作延迟时间的估算只需考虑图 11.20（b）所示电路的工作时间。

写操作的另一部分延迟主要是由触发器的翻转决定的，我们可以将其近似为单个反相器翻转的延迟时间。

练习 11.9 考虑如图 11.20(b)所示的电路，并假设其设备尺寸和制造工艺参数与例题 11.2 相同。试确定电容 C_Q，从而使其端电压从 V_{DD} 降至 $V_{DD}/2$ 所需的放电时间 Δt。

（a）在 Δt 的始端，试分别确定 I_4，I_6 和 I_{C_Q} 的值。

（b）在 Δt 的末端，试分别确定 I_4，I_6 和 I_{C_Q} 的值。

（c）试估算在 Δt 过程中 I_{C_Q} 的平均值。

（d）若 $C_Q = 50$ fF，试估算 Δt。

答案：（a）$I_4 = 0$, $I_6 = 2$ mA, $I_{C_Q} = 2$ mA；（b）$I_4 = 0.11$ mA, $I_6 = 1.72$ mA, $I_{C_Q} = 1.61$ mA；（c）$I_{C_Q}|_{av} = 1.8$ mA；（d）$\Delta t = 69.4$ ps

由练习 11.9 的结果可知，该部分的写操作延迟要远小于相应部分的读操作延迟。这是因为在读操作过程中仅需对较小的电容 C_Q 进行充电（或放电），而在读操作过程中需要对远大于 C_Q 的 B 线或者 $\bar{B}$ 线电容进行充电（或放电）。事实上，在写操作过程中，B 线和 $\bar{B}$ 线电容的充电（或放电）是由驱动电路迅速完成的，因此写操作的主要延迟时间取决于字线电压的有限上升时间所造成的延迟。

11.4.2 动态存储器单元

很多年以来，一直有不同的 DRAM 存储单元结构被提出，但惟独图 11.21 所示的特定存储单元结构被广泛采用并成为行业标准。该存储单元由一个 n 沟道 MOS 管（也称为存取晶体管）和一个存储电容 C_S 组成，因此该存储单元又被称为单一晶体管存储单元[②]。晶体管的栅极与字线相连，而其源极（或漏极）与位线相连。注意，DRAM 结构中仅需使用一条位线，而 SRAM 结构中需要同时使用位线和 $\overline{\text{位}}$线。

DRAM 存储单元将其位信息转化为电荷存储于电容 C_S 上。当单元存储数据 1 时，电容将被充电至电压($V_{DD} - V_t$)；当单元存储数据 0 时，电容将被放电至零电压[③]。由于泄漏电流的存在，电容电荷将会不断流失，因而该存储单元必须周期性地刷新。在刷新的过程中，存储单元的数据被读出并重新写入，从而使其电容电压恢复到适当的幅值。刷新操作必须每 5 ms 至 10 ms 执行一次。

---

① 上述情况基于 v_Q 和 $v_{\bar{Q}}$ 同时到达电压值 $V_{DD}/2$ 的假设。而我们稍后将讲到这并不完全符合事实。尽管如此，在近似估算写操作延迟时间的过程中，该假设仍具有一定的合理性。

② 该名称原本是用来区分该存储单元与早先使用的三个晶体管的存储单元的。

③ 之所以把数值“1”的电压值存储为 V_{DD} 减去门限电压 V_t 的原因在于：考虑写入数值“1”的操作。此时，字线电压为 V_{DD}，位线电压为 V_{DD}，晶体管导通，对 C_S 进行充电。而考虑衬底效应 V_t 要略大于 V_{t0}，因此晶体管将在 C_S 电压达到（$V_{DD} - V_t$）时关断。之前，我们已经在 10.5 节讨论传输逻辑时详细分析过此类情况。



图 11.21　单一晶体管的动态 RAM 存储单元

现在让我们来具体讨论一下 DRAM 的工作原理。与静态 RAM 一样，行解码器通过提升字线电压来选中特定的行进行操作。这将使得选定行的所有存取晶体管导通，从而使得该行所有单元的存储电容与其相应的位线连通。此时，单元电容 C_S 与位线电容 C_B 并联，如图 11.22 所示。要注意的是，这里的 C_S 一般为 30 fF 至 50 fF，而 C_B 是其容量的 30~50 倍。现在，考虑读操作，位线被预充电至电压值 $V_{DD}/2$。为了考察在连通存储单元电容 C_S 后位线上电压的变化，假设存储单元电容的初始电压为 V_{CS}（当存储数据 1 时，$V_{CS}=V_{DD}-V_t$；当存储数据 0 时，$V_{CS}=0$ V）。考虑到电荷守恒，得到



图 11.22　当被选中字线的电压上升时，晶体管导通，从而使存储电容 C_S 和位线电容 C_B 连通

$$C_S V_{CS} + C_B \frac{V_{DD}}{2} = (C_B + C_S)\left(\frac{V_{DD}}{2} + \Delta V\right)$$

从中可以解得 ΔV 为

$$\Delta V = \frac{C_S}{C_B + C_S}\left(V_{CS} - \frac{V_{DD}}{2}\right) \tag{11.6}$$

由于 $C_B \gg C_S$，故

$$\Delta V \simeq \frac{C_S}{C_B}\left(V_{CS} - \frac{V_{DD}}{2}\right) \tag{11.7}$$

若该单元存储数据 1，$V_{CS}=V_{DD}-V_t$，则

$$\Delta V(1) \simeq \frac{C_S}{C_B}\left(\frac{V_{DD}}{2} - V_t\right) \tag{11.8}$$

若该单元存储数据 0，$V_{CS}=0$，则

$$\Delta V(0) \simeq -\frac{C_S}{C_B}\left(\frac{V_{DD}}{2}\right) \tag{11.9}$$

由于 C_B 通常比 C_S 大很多，因此读出电压一般很小。举例来说，假设 $C_B=30\,C_S$，$V_{DD}=5$ V，$V_t=1.5$ V，则得到 $\Delta V(0)$ 约为–83 mV 并且 $\Delta V(1)$ 约为 33 mV。上述计算基于最好情况的假设，因为

存储数据 1 时存储电容的电压很有可能达不到 $(V_{DD} - V_t)$。除此以外，在现代存储器芯片中采用的 V_{DD} 一般为 3.3 V 或者更低。但无论如何还是可以看到，存储单元存储数据 1 时将造成位线电压的小幅上升，而存储单元存储数据 0 时将造成位线电压的小幅下降。同时应注意，由于读出过程后 C_S 的端电压已经不再是 $(V_{DD} - V_t)$ 或 0 V，因此该读出过程是破坏性的。

位线电压的变化是由列感应放大器检测和放大的。放大后的信号又被施加在存储电容上，从而将其存储信号恢复到适当的数值（$V_{DD} - V_t$ 或 0）。按此方法，所选行的所有存储单元均被刷新。同时，经列地址解码器解码，被选中列的感应传感器的输出信号被传输至存储芯片的数据输出总线上。

写操作的工作原理与读操作基本相同。惟一不同的是，在数据输入总线上作用的待写入的数据是由列解码器施加到所选定的位线上的。因此，当代写入的数据为 1 时，B 线电压将被提升至 V_{DD}（即将 C_B 充电至 V_{DD}）。当特定存储单元的存取晶体管导通时，其存储电容 C_S 将被充电至 $V_{DD} - V_t$，从而将数据 1 被写入存储单元。与此同时，所选行的所有其他存储单元均被刷新。

尽管读操作和写操作都将使所选行的所有存储单元自动刷新，但特定的存储芯片规定，必须每隔 5 ms 至 10 ms 对存储器芯片里的所有存储单元进行周期性的刷新。该刷新操作是以一次一行的猝发模式实现的。在刷新的过程中，存储芯片将无法实现读写操作。然而，这并不是一个严重的问题。事实上，完全刷新整个存储芯片所需的时间一般仅为整个刷新周期时间的 2%。换而言之，在大于 98%的时间里，我们可以对该存储芯片进行正常的读写操作。

练习 11.10 考虑一块动态存储器芯片，$C_S = 30$ fF，$C_B = 1$ pF，$V_{DD} = 5$ V，V_t（包括衬底效应）= 1.5 V，试求存储 1 和存储 0 时输出端的读出电压。注意，在读操作中，位线的预充电电压为 $V_{DD}/2$。

答案：30 mV；−75 mV

练习 11.11 一块 64 Mb 的 DRAM 芯片由 0.4 μm 的 CMOS 工艺制造，每个单元的面积为 2 μm^2。如果存储阵列是正方形的，试估算其尺寸。另外，如果外围电路（如读放大器、译码器等）占用了另外 30%的芯片面积，估算芯片的尺寸。

答案：11.6 mm × 11.6 mm；13.2 mm × 13.2 mm

11.5 读放大器与地址译码器

上面我们介绍了组成 SRAM 和 DRAM 中存储单元的常用电路，现在来看存储器芯片中其他一些重要的电路模块。这些电路通常被称为存储器外围电路。对集成电路设计人员来说，设计这些电路既是挑战也是机遇。增强外围电路的性能意味着可以得到密度更高、速度更快的存储器芯片，同时还可以减少功耗。

11.5.1 读放大器

除了存储单元之外，读放大器是存储器芯片中最为重要的部分。读放大器对 DRAM 的正常工作起着重要作用，而在 SRAM 中使用读放大器则可以提升速度和减小面积。

实际使用的读放大器有很多种，其中一些与第 7 章中介绍的有源负载 MOS 差分放大器类似。这里，我们来看一个使用正反馈的差分放大器。由于电路是差分的，因此可以直接在 SRAM 中使用，因为 SRAM 单元同时使用了 B 和 $\overline{B}$ 线。另一方面，11.4.2 节中讨论的单管 DRAM 电路只使用了一条位线，属于单端输出电路。但是，可以使用“虚设单元”工艺（稍后介绍）将 DRAM 电路模拟成一个差分信号源。因此，我们可以认为，需要放大输出的存储器单元在 B 和 $\overline{B}$ 线之间建立了一个差分输出电压。根据存储器类型和单元结构的不同，该电压介于 30 mV 和 500 mV 之间。这个电压施加到读放大器的输入端，然后读放大器在输出端生成一个全摆幅（0 到 V_{DD}）的信号

电压。我们将要讨论的放大器电路具有一个独特的性质：它的输入与输出端是相同的！

一个正反馈读放大器　图 11.23 所示是一块 RAM 芯片中的读放大器和一些列电路。注意，读放大器就是我们熟悉的锁存器，由两个交叉耦合的 CMOS 反相器组成：Q_1 和 Q_2 组成一个反相器，另一个则由 Q_3 和 Q_4 组成。Q_5 和 Q_6 用做开关，仅当需要进行数据读操作时才会将读放大器与地或 V_{DD} 相连。其他时刻 ϕ_s 为低电平，读放大器关闭。通常，每一列有一个读放大器，因此整个芯片就有许多个读放大器。这样做可以减少耗电，这是很重要的一个考虑因素。同时，可以看到 x 和 y 端同时是放大器的输入与输出端。如图所示，这些 I/O 端口与 B 和 $\overline{B}$ 线连接。放大器需要检测到出现在 B 和 $\overline{B}$ 之间的微弱信号并将其放大，最终能够在 B 和 $\overline{B}$ 之间提供一个全摆幅的信号。例如，当进行读操作时，单元内存储的是 1，一个微小的正电压会出现在 B 和 $\overline{B}$ 之间，即有 v_B 高于 $v_{\overline{B}}$。然后放大器使得 v_B 升高为 V_{DD}，$v_{\overline{B}}$ 降低到 0 V。这个 1 输出通过列地址译码器（图中未画出）直接传递到芯片的 I/O 管脚上，同时利用这个信号在 DRAM 单元中重新写入 1。这个复位操作是必须的，因为 DRAM 的读出操作具有破坏性。



图 11.23　连接到某一列位线的差分读放大器。这种电路结构可以在 SRAM（同时使用 B 和 $\overline{B}$ 线）中直接使用。DRAM 则可以利用图 11.25 中的“虚设单元”结构转化为这种差分形式

图 11.23 同时给出了预充电和平衡电路。这个电路的工作方式很简单：当ϕ_p在读操作之前升高时，三个晶体管全部导通。Q_8和Q_9将$\overline{B}$线和B线预充电至$V_{DD}/2$，Q_7则通过使这两条线的初始电压相等来加速这一过程。这一平衡过程对读放大器的正常工作来说十分重要。B和$\overline{B}$在读操作之前的任何电压差别都可能导致读放大器对输入信号的错误识别。在图 11.23 中，我们仅仅画出了某一列中的一个单元。也就是说，仅仅给出了字线被选中的那个单元。这个单元可以是 SRAM，也可以是 DRAM 单元。这一列中的其他单元不与B线和$\overline{B}$线相连（因为它们的字线保持为低电平）。

现在我们来看一个读操作中发生的一系列事件：

1. 控制信号ϕ_p升高，激活预充电和平衡电路。这会导致B线和$\overline{B}$线的电压相等，均为$V_{DD}/2$。然后时钟ϕ_p变低，B线和$\overline{B}$线在一段很短的时间内浮空。
2. 字线电压升高，将某单元与B线和$\overline{B}$线相连。B线和$\overline{B}$线之间出现一个电压，当存储单元存储的是 1 时v_B高于$v_{\overline{B}}$，当存储的是 0 时v_B低于$v_{\overline{B}}$。为了简化单元的设计并加快高速操作，由存储单元提供的在B线和$\overline{B}$线之间的读出电压一般很小（典型值为 30 ~ 500 mV）。
3. 一旦存储单元在B线和$\overline{B}$线之间建立了一个合适的差分电压信号，读放大器开始工作。这一过程由读控制信号ϕ_s的升高激活，通过利用Q_5和Q_6将读放大器与地和V_{DD}相连来完成。由于开始时反相器的输入端电压为$V_{DD}/2$，反相器工作在传输区，增益较大（参见 10.2 节）。于是起始时锁存器工作在不稳定平衡点上。因此，根据输入端之间的信号，锁存器会很快转移到其两个稳定平衡点之一（参见 11.1 节关于锁存器的工作描述）。这一过程由再生实现，即存在正反馈的作用。图 11.24 清楚地说明了这一点。图中同时给出了读 1 和读 0 操作时位线上的信号波形。可以看到，一旦启动，由单元提供的微小初始电压差$\Delta V(1)$或者$\Delta V(0)$在读放大器作用下将按指数规律变为V_{DD}（读 1 操作）或者 0（读 0 操作）。$\overline{B}$线上的信号波形应与图 11.24 中给出的B线相反。下面，我们将定量讨论v_B和$v_{\overline{B}}$的指数变化过程。



图 11.24 读放大器启动前后v_B的波形。读 1 操作时，读放大器使得初始微小正电压$\Delta V(1)$按指数规律变为V_{DD}。读 0 操作时，负电压$\Delta V(0)$则变为 0。$\overline{B}$线上的信号波形相反

读放大器工作的进一步讨论 得到图 11.23 所示读放大器的输出信号的精确表达式的过程极其复杂。其中需要利用反相器电压传输特性的大信号（因而是非线性的）模型，还要考虑正反馈的作用。这里我们不采用这种方法，而是利用半定量的方式来考察这一过程。

我们知道，当读放大器启动时，其两个反相器都工作在$V_{DD}/2$的传输区。因此，对于小信号来说，反相器模型可以用g_{mn}和g_{mp}表示。g_{mn}和g_{mp}分别是在输入偏置为$V_{DD}/2$时Q_N和Q_P的跨

导。也就是说，当某一反相器输入端的 $V_{DD}/2$ 电压叠加上一个小信号 v_i 时，反相器输出的电流信号即为 $(g_{mn}+g_{mp})v_i \equiv G_m v_i$。这一输出电流传递给 C_B 和 $C_{\bar{B}}$ 两个电容之一。电容两端形成的电压接着又被反馈给另一个反相器，其与 G_m 相乘形成流向另一个电容的电流，依次类推形成再生过程。环路的正反馈意味着环路中的信号以及 v_B 和 $v_{\bar{B}}$ 的增大或减小都按照指数规律变化（见图 11.24），时间常数为 (C_B/G_m)［或（$C_{\bar{B}}/G_m$），因为上面假定 $C_B = C_{\bar{B}}$］。

因此，对于读 1 操作可得

$$v_B = \frac{V_{DD}}{2} + \Delta V(1) e^{(G_m/C_B)t} \qquad v_B \leqslant V_{DD} \tag{11.10}$$

而对于读 0 操作可得

$$v_B = \frac{V_{DD}}{2} - \Delta V(0) e^{(G_m/C_B)t} \tag{11.11}$$

由于这两个表达式是在假定小信号工作情况下得到的，因此仅在接近 $V_{DD}/2$ 的范围内能够较为准确地描述 v_B 的指数增大（或减小）过程。但是，可以利用它们来合理估计位线上形成某一信号电平所需的时间。

例题 11.3　考虑读 1 操作时图 11.23 所示的读放大器电路。假定存储单元在 B 线上提供的电压增量 $\Delta V(1) = 0.1$ V。如果放大器中 NMOS 晶体管的 $(W/L)_n = 12\ \mu m/4\ \mu m$，PMOS 晶体管的 $(W/L)_p = (30\ \mu m/4\ \mu m)$。并假定制造工艺的其他参数同例题 11.2。求 v_B 达到 4.5 V 时所需的时间。设 $C_B = 1$ pF。

解：首先，我们求出跨导 g_{mn} 和 g_{mp}：

$$g_{mn} = \mu_n C_{ox} \left(\frac{W}{L}\right)_n (V_{GS} - V_t)$$

$$= 50 \times \frac{12}{4}(2.5-1)$$

$$= 0.225\ \text{mA/V}$$

$$g_{mp} = \mu_p C_{ox} \left(\frac{W}{L}\right)_p (V_{GS} - |V_t|)$$

$$= 20 \times \frac{30}{4}(2.5-1) = 0.225\ \text{mA/V}$$

因此，反相器的 G_m 为

$$G_m = g_{mn} + g_{mp} = 0.45\ \text{mA/V}$$

v_B 指数增长的时间常数 τ 为

$$\tau \equiv \frac{C}{G_m} = \frac{1\times10^{-12}}{0.45\times10^{-3}} = 2.22\ \text{ns}$$

v_B 达到 4.5 V 所需的时间 Δt 可由下式求得：

$$4.5 = 2.5 + 0.1e^{\Delta t/2.22}$$

即

$$\Delta t = 6.65\ \text{ns}$$

■

在动态 RAM 中模拟差分工作　前述的读放大器能够响应位线间的差分信号。因此，它能够抑制同时出现在位线上的干扰信号，比如因为与字线发生容性耦合产生的干扰。要使这种共模抑制能力有效，必须注意使放大器两侧都匹配，因此要谨慎设计每一侧的信号供给电路。DRAM 单

元实质上为单端输出，要使其表现出差分特性，所有的设计方案都必须考虑到这一点。下面我们讨论其中一个巧妙的方案。尽管这个方案的提出已有很多年（参见本书的第一版，1982 年出版）了，然而现在仍在使用。图 11.25 给出了这一方案。



图 11.25　由单端 DRAM 得到具有差分工作性质的电路。注意，位于最左侧和最右侧的虚设单元

简单地说，每个位线都被拆分成完全相同的两半。一半连接到列中一半的单元，另一半则连接到一个被称为虚设单元的额外单元，它有存储电容 $C_D = C_S$。当左侧的字线被选中进行读操作时，右侧的虚设单元（由 $\bar{\phi}_D$ 控制）同时被选中，反之亦然。即当右侧的字线被选中时，左侧的虚设单元（由 ϕ_D 控制）同时也被选中。实际上，虚设单元的作用相当于一个差分 DRAM 单元的另一半。当左半部分的位线工作时，右半部分的位线作为其互补部分出现（即 $\bar{B}$ 线），反之亦然。

图 11.25 所示电路的工作情况如下所述：线的两半预充电至 $V_{DD}/2$ 且保持平衡。同时，两个虚设单元的电容也被充电到 $V_{DD}/2$。接下来，一条字线被选中，另一侧的虚设单元也被激活（ϕ_D 或 $\bar{\phi}_D$ 升高到 V_{DD}）。因此，连接到选中单元的那一半线上会产生一个电压增量（大约为 $V_{DD}/2$）$\Delta V(1)$ 或者 $\Delta V(0)$（对应于单元内存储的是 1 还是 0）。同时另一半线上的电压仍会保持在 C_D 上的电压（即 $V_{DD}/2$）。当读放大器启动时，$\Delta V(1)$ 或者 $\Delta V(0)$ 作为差分信号被其检测到并进行放大。同样，当再生过程结束时，放大器使得该线一半的电压为 V_{DD}，另一半的电压为 0。

练习 11.12　在保持反相器匹配的前提下，要求通过增大晶体管的 g_m 使例题 11.3 中的读放大电路的时间 Δt 下降到 4 ns。n 沟道和 p 沟道器件的 (W/L) 比值将为多大？

答案：$(W/L)_n = 5$；$(W/L)_p = 12.5$

练习 11.13　考虑例题 11.3 中的读放大器，如果单元提供的信号仅为一半大小（即 50 mV），则 Δt 将为多大？

答案：8.19 ns，增加 23%

11.5.2　行地址译码器

11.3 节中指出，对应于 M 位的地址输入，行地址译码器需要选通 2^M 条字线中的某一条。例

如，考虑 $M=3$ 的情况。将三位地址位记做 A_0，A_1 和 A_2，8 条字线记做 W_0，W_1，…，W_7。通常，当 $A_0=0$，$A_1=0$ 和 $A_2=0$ 时，字线 W_0 为高电平。因此，我们可以将 W_0 表示为 A_0，A_1 和 A_2 的一个布尔函数：

$$W_0 = \bar{A}_0\bar{A}_1\bar{A}_2 = \overline{A_0 + A_1 + A_2}$$

因此，将一个三输入或非门的三个输入端分别与 A_0，A_1 和 A_2 相连，输出端与字线 0 相连，就可以实现对 W_0 的选通。当 $A_0=1$，$A_1=1$ 和 $A_2=0$ 时，字线 W_3 为高电平，故

$$W_3 = A_0A_1\bar{A}_2 = \overline{\bar{A}_0 + \bar{A}_1 + A_2}$$

因此，将一个三输入或非门的三个输入端分别与 $\bar{A}_0$，$\bar{A}_1$ 和 A_2 相连，输出端与字线 3 相连，就可以实现对 W_3 的选通。这样，地址译码器就可以用 8 个三输入或非门实现。每个或非门与各个地址位或其取反位的适当组合相连，对应于输出端连接的字线。



图 11.26　阵列形式的或非门地址译码器。8 条输出线（行线）由三位地址选通

图 11.26 给出了利用矩阵结构实现这些或非逻辑的一种简单方法。图中的电路属于动态电路（参见 10.6 节）。与每一行相连的是一个在进行译码操作之前由预充电控制信号 ϕ_P 激活的 p 沟道器

件。在预充电（ϕ_P 为低电平）时，所有的字线都被拉至高电平 V_{DD}。假定这时没有输入地址位输入且所有输入都为低电平，那么这个电路就没有必要同动态逻辑门一样包含一个检测晶体管了。接下来，当输入地址位及其取反位后，译码操作开始。注意，NMOS 晶体管如图排列，使得未选中的字线进行放电。对于任何输入组合，只有一条字线不会放电，其电压保持高电平 V_{DD}。例如，仅当 $A_0 = 0$，$A_1 = 0$ 和 $A_2 = 0$ 时，第 0 行为高电平。在所有的输入组合中，这是惟一能使与第 0 行相连的三个晶体管同时关断的组合。同样，由于第 3 行有与 $\overline{A}_0$，$\overline{A}_1$ 和 A_2 相连的晶体管，当 $A_0 = 1$，$A_1 = 1$ 和 $A_2 = 0$ 时，第 3 行将为高电平。依次类推。当译码结果稳定后，输出线与阵列的字线连接，这种连接通常通过时钟控制的传输门实现。这种译码器称做或非门译码器。可以看到，由于进行了预充电操作，因此译码电路并不消耗静态功率。

练习 11.14 一个 M 位地址的或非门行译码器需要多少个晶体管？

答案： $M2^M$ NMOS $+ 2^M$ PMOS $= 2^M(M+1)$

11.5.3 列地址译码器

根据 11.3 节所述，列译码器需要将 2^N 条位线中的一条与芯片的数据 I/O 线相连。同样，它是一个多路开关，可以用传输晶体管逻辑（参见 10.5 节）实现，如图 11.27 所示。这里，每条位线通过一个 NMOS 晶体管与数据 I/O 线连接。传输晶体管的栅极由 2^N 条线控制。与行地址译码类似，这些线中的某条由一个或非门译码器选通。



图 11.27 用一个或非门译码器和一个传输晶体管多路开关实现的列译码器

列译码器的另一种实现方案如图 11.28 所示。这种方案使用了较少数量的晶体管（但却以降低运行速度为代价）。这种电路被称为树状译码器，其传输晶体管的结构较为简单。但是，由于信号通路上可能存在比较多的晶体管，位线的阻抗因此增大，速度相应降低。

练习 11.15 一个 2^N 条位线的树状译码器需要多少个晶体管？

答案： $2(2^N - 1)$



图 11.28　树状列译码器。图中虚线部分表示 $A_0 = 1$，$A_1 = 0$ 和 $A_2 = 1$ 时由导通晶体管组成的通路。这条通路将 B_5 与数据线相连

11.6　只读存储器（ROM）

11.3 节中提到，只读存储器（ROM）是一种存储固定数据的存储器。在很多数字系统应用环境中都用到了只读存储器。现在最为流行的一类应用是在微处理器系统中将 ROM 用于存放系统基本运行程序的指令。ROM 特别适用于这种应用环境，因为 ROM 具有非易失性。也就是说，切断系统电源后，ROM 中的内容不会丢失。

ROM 可以视为一个组合逻辑电路。其输入是 ROM 地址位的组合，输出是从对应地址得到的数据位的集合。这种观点使得 ROM 在编码转换中得到应用。也就是说，ROM 可以将某一系统（例如二进制）中的信号编码转换为另一个系统中的信号编码。例如安全通信系统中使用到了编码转换并将这一过程称为扰码。将数据编码传入 ROM，得到的对应数据位就是（假定情况下的）密文。其逆过程同样用到了 ROM，它位于接收端的末端。

本节将介绍多种类型的只读存储器。其中包括固定 ROM（简单起见，就称为 ROM）、可编程 ROM（PROM）以及可擦除可编程 ROM（EPROM）。

11.6.1　MOS 只读存储器（ROM）

图 11.29 给出的是一块简化了的 32 位（或 4 位 × 8 字）MOS 只读存储器（ROM）。如图所示，存储器由一个 n 沟道 MOSFET 阵列组成。每个 MOS 晶体管的栅极与字线连接，源极接地，漏极与位线相连。每根位线通过一个 PMOS 负载晶体管与电源相连，构成伪 NMOS 逻辑结构（参见 10.4 节）。一个 NMOS 晶体管存在于存储 0 的单元中，而存储 1 的单元中不含 MOSFET。这块 ROM 也可以认为存储了 8 个字，每个字含有 4 位。行译码器通过升高对应字线的电压来选中 8 个字中的某一个。于是，与该字线相连的单元内晶体管将会导通，从而将原为 V_{DD} 的位线（与选定行中的那些晶体管相连）的电压拉至接近于地电压（逻辑 0 电平）。与不含晶体管（这些单元存储的是 1）的单元（对应选通字）连接的位线会保持在电源电压（逻辑 1），原因是由于上拉 PMOS 负载晶体管的作用。这样，地址字对应的位就可以被读出。



图 11.29 一个 4 位 × 8 字结构的简单 MOS ROM

图 11.29 中 ROM 电路的缺点是消耗静态功率。具体而言，当某一个字被选中时，特定行的晶体管将会有静态电流流过，这个电流由 PMOS 负载管提供。稍做改动即可消除静态功耗。我们不把 PMOS 晶体管的栅极接地，而将它们连接成为一根预充电的线ϕ，该线通常保持高电平。在进行读操作之前，ϕ电平降低，位线通过 PMOS 晶体管预充电至 V_{DD}。随后预充电信号ϕ升高，字线选通。选通字线中的晶体管所处的位线进行放电，表示存储的是 0；而不含晶体管的那些位线将保持在 V_{DD}，表示存储的是 1。

练习 11.16　本题旨在估计出一个ROM工作过程中存在的各种延迟时间。考虑图11.29中的ROM。其中，PMOS 晶体管的栅极不与地相接，而是连接到预充电信号ϕ。设所有 NMOS 晶体管的 $W/L = 6\ \mu m/2\ \mu m$，所有 PMOS 晶体管的 $W/L = 24\ \mu m/2\ \mu m$。假定$\mu_n C_{ox} = 50\ \mu A/V^2$，$\mu_p C_{ox} = 20\ \mu A/V^2$，$V_{tn} = -V_{tp} = 1\ V$，以及 $V_{DD} = 5\ V$。

（a）在预充电过程中，ϕ降为 0 V。试估算将一根位线从 0 V 充电至 5 V 所需的时间。取位线电压从 0 V 上升到 5 V 过程进行一半（即 2.5 V）时由 PMOS 晶体管提供的电流作为平均充电电流。位线的电容为 2 pF。注意，此时所有的 NMOS 晶体管都处于截止状态。

（b）在预充电结束、ϕ恢复为 V_{DD}后，行译码器升高选定字线的电压。考虑到字线的电压和电容均为有限值，电压按指数规律升高至 V_{DD}。如果每条多晶硅字线的电阻为 3 kΩ，字线与地之间的电容为 3 pF，则字线电压从 10%上升到 90%所需的时间为多少？经过一个时间常数后的电压为多少？

（c）我们将字线电压按指数规律上升的过程近似为字线电压从 0 上升到经过一个时间常数后电压的阶跃变化过程。试求一个 NMOS 晶体管对位线放电时电压下降 0.5 V 所需的时间Δt。（假设读放大器输入端检测到一个低位值需要 0.5 V 的电压变化。）

答案：（a）6.1 ns；（b）19.8 ns，3.16 V；（c）2.9 ns

11.6.2　掩膜可编程 ROM

上面讨论的 ROM 在制造时已根据用户的要求将数据存入。但是，在进行擦除操作时，用户需要对每块 ROM 都进行定制设计，这一步骤代价很高。为了免除这一步，ROM 在制造时通常使用被称为掩膜编程的工艺。正如附录 A 所述，集成电路在硅晶圆上制造，需要经过光掩膜、蚀刻和扩散等步骤。这样，晶圆表面就形成了一个互连互通的电路图案。制造过程的最后步骤包括：在晶圆表面覆盖一层铝，利用掩膜将部分铝蚀刻掉，只留下互连处的铝层。这最后一步可以用来对 ROM 编程（即存储特定的数据）。例如，如果 ROM 由图 11.29 所示的 MOS 晶体管组成，那么所有的位都可以包括 MOSFET。但是只有存储 0 的那些晶体管的栅极与字线相连，存储 1 的那些晶体管的栅极不与字线相连。这一电路图案由掩膜步骤决定，掩膜则根据用户的要求制作。

显然，掩膜编程工艺很具经济优势：所有 ROM 都能以同样方式制造，用户定制仅仅存在于制造过程的最后一步。

11.6.3　可编程 ROM（PROM 和 EPROM）

PROM 是一种一次性用户可编程 ROM。在传统的 BJT PROM 结构中，多晶硅熔丝将每个 BJT 的发射极与对应的数字线相连。根据 ROM 单元存储内容的不同，熔丝可能保持完好，也可能被很大的电流烧断。这种编程方式显然是不可逆的。

可擦除可编程 ROM（EPROM）是一种可根据用户要求进行任意多次擦除和编程的 ROM，因而，这是所有只读存储器中最为通用的一种。但是，需要指出的是，其擦除和编程的过程非常耗时，不适合经常进行。

最新的 EPROM 使用一种改动过的内存单元结构，其横截面如图 11.30（a）所示。存储单元

主要是一个增强型 n 沟道 MOSFET，含有两个多晶硅材料[①]制成的栅极。其中一个栅极不与电路中其他部分有电气上的连接。或者说，这个栅极处于悬浮状态，因而被恰如其分地称为浮栅。另一个栅极被称为控制栅，与通常增强型 MOSFET 的栅极功能相同。

图 11.30（a）中的 MOS 晶体管称做浮栅晶体管，其电路符号如图 11.30（b）所示。其中，虚线表示浮栅。这种存储单元称为叠栅单元。



图 11.30　用做 EPROM 单元的浮栅晶体管：（a）横截面；（b）电路符号

我们来看浮栅晶体管的工作情况。在单元被编程（稍后将解释其含义）之前浮栅上没有电荷储存，器件工作情况和通常的增强型 n 沟道 MOSFET 相同。此时表现出的 i_D~ v_{GS}特性曲线如图 11.31 中的曲线（a）所示。注意，这时的开启电压（V_t）相当低。晶体管的这种状态称为未编程状态。这是浮栅晶体管两种状态中的一种。我们随意假定未编程状态表示存储的是 1。也就是说，浮栅晶体管的 $i_D \sim v_{GS}$特性曲线如果和图 11.31 中的曲线（a）一致，则说明存储的是 1。



图 11.31　浮栅晶体管编程后 $i_D \sim v_{GS}$特性曲线的移动

为了对浮栅晶体管进行编程，需要在其漏极和源极之间加上很大的电压（16~20 V）。同时，控制栅上也要加上很大的电压（大约为 25 V）。图 11.32 画出了编程过程中的浮栅 MOSFET。浮栅上没有储存任何电荷时，器件表现为普通的 n 沟道增强型 MOSFET：由于栅极加上了很大的正电压，晶圆表面形成了一层 n 型反型层（沟道）。因为漏极有很大的正电压，所以沟道呈现锥形。

漏极与源极间的电压加快了电子穿越沟道的过程。当这些电子到达沟道的漏极末端时得到了很大的动能，它们被称为热电子。控制栅上非常高的正电压（比漏极电压高）在氧化物绝缘层中

① 参见附录 A 中关于硅栅极技术的内容。

形成了一个电场。这个电场吸引并加快这些热电子（穿越氧化层）到达浮栅的速度。这样，浮栅就充上了电，而且聚集在上面的电荷被束缚住了。



图 11.32　编程时的浮栅晶体管

幸好对浮栅充电的过程会自行中止。浮栅上聚集的负电荷减弱了氧化层中的电场强度，最终不再能够使更多的热电子加速。

现在来考虑浮栅上存储的负电荷对晶体管工作的影响。浮栅中存储的负电荷会使衬底中的电子远离衬底表面。这说明为了形成沟道控制栅上加的正电压比浮栅未充电时要更高。换言之，编程后的晶体管的开启电压 V_t 比未编程时要高。事实上，编程过程使得 i_D~v_{GS} 特性曲线移动到了图 11.31 中的曲线（*b*）。这种状态称为编程状态，单元存储的是 0。

一旦完成编程，即使关闭电源，浮栅器件也会保持移动后的 *i*~*v* 特性曲线（曲线 *b*）不变。实际上，根据实验结果推算，器件保持编程状态的时间可长达 100 年。

从叠栅单元中读数据十分简单：控制栅极加上一个介于高低两个开启电压（见图11.31）之间的电压 V_{GS}。已编程晶体管（存储 0）不会导通，但是未编程晶体管（存储 1）会深度导通。

要使浮栅 MOSFET 回到未编程状态，浮栅上存储的电荷必须回到衬底。擦除过程只需将存储单元置于适当波长（2537 Å）的紫外线之下照射一段时间即可。紫外线将足够多的光能传递给束缚电子，使后者能够翻越固有的能量壁垒，从而穿越氧化层回到衬底。为了能够擦除，封装后的 EPROM 包含一个石英窗。最后必须指出的是，这种器件十分耐用，可进行很多次擦除和编程操作。

一种更为通用的 ROM 是电可擦除 PROM（EEPROM）。顾名思义，EEPROM 可通过电进行擦除和编程，而无需紫外线的照射。EEPROM 使用了浮栅 MOSFET 的一种变形。EEPROM 中一种重要的类型称为闪存，它使用了浮栅的变形，可实现块擦除。

11.7　射极耦合逻辑（ECL）

射极耦合逻辑（ECL）是速度最快的一类逻辑电路[①]。通过使所有晶体管工作在饱和区之外以避免存储时间延迟，而且通过将逻辑信号保持在较低电平（0.8 V 左右或更低）以减少对负载及寄生电容的充放电时间，从而可以实现高速工作。避免 ECL 电路进入饱和区的方法是将 BJT 差分对作为电流开关[②]使用。第 7 章曾讨论过 BJT 差分对，建议读者在继续学习 ECL 之前复习一下

① 尽管砷化镓 (GaAs) 电路的工作速度能够达到更高，但是在传统数字系统设计中这种电路并不常见。本书没有涉及 GaAs 数字电路，但是在本书附赠的 CD 中及网站 www.sedrasmith.org 上有很多相关资料。

② 这与晶体管–晶体管逻辑（TTL）中一种非饱和电路（肖特基 TTL）采用的技术完全不同。后者将一个肖特基二极管连接在 CB 结之间，因此可分流部分基极电流。而且由于肖特基二极管上的压降较小，CB 结可避免形成正向偏置。

7.3 节中的相关内容。

11.7.1 基本原理

射极耦合逻辑基于 1.7 节中介绍的电流导向开关电路。这种开关电路最为方便的实现方式就是利用图 11.33 中的差分对电路。差分对的偏置电流由恒流源 I 提供，差分对的一端与参考电压 V_R 连接。正如 7.3 节所述，受输入信号 v_I 控制，电流 I 可流过 Q_1 或 Q_2。具体而言，当 v_I 比 V_R 高 $4V_T$ 左右（约为 100 mV）时，全部电流 I 几乎都流过 Q_1。因此对于 $\alpha_1 \simeq 1$，$v_{O1} = V_{CC} - IR_C$。同时，流过 Q_2 的电流接近于零，因此 $v_{O2} = V_{CC}$。反之，当 v_I 比 V_R 低 $4V_T$ 左右时，电流 I 的大部分将流过 Q_2，流过 Q_1 的电流接近于零。故 $v_{O1} = V_{CC}$，$v_{O2} = V_{CC} - IR_C$。



图 11.33 ECL 的基本单元是差分对。这里，V_R 是参考电压

上面的叙述表明，作为逻辑单元，差分对实现了函数 v_{O1} 的取反功能，即提供了互补输出信号 v_{O2}。输出逻辑电平为 $V_{OH} = V_{CC}$ 和 $V_{OL} = V_{CC} - IR_C$，故输出逻辑摆幅为 IR_C。关于该电路还有以下说明：

1. 电路的差分特性使得其不易受随机噪声的影响。特别是一个干扰信号往往同时影响差分对的两侧，其结果是电流开关的工作并不受影响。这是因为差分对的共模抑制能力（参见 7.3 节）在起作用。
2. 在电流开关工作时电源的源电流为定值。因此，与 CMOS（和 TTL）不同，ECL 中不会出现供电电流尖峰，从而消除了数字电路中一种重要的噪声源。这确实是一个优点，特别是因为 ECL 通常工作在小信号摆幅下，噪声容限相应也比较低。
3. 输出信号电平都以 V_{CC} 为参考，因此可以将输出保持为恒定，只要使电路工作在 $V_{CC} = 0$ 下即可，也就是说，使用负电源并将 V_{CC} 线接地。此时，$V_{OH} = 0$ 和 $V_{OL} = -IR_C$。
4. 要使输出信号电平能够驱动其他门电路并与其输入保持兼容，必须采用一些方法。我们很快会讲到，实际的 ECL 门包含一个电平转换电路，使得输出信号电平的中心值为 V_R。
5. 由于存在互补输出，从而极大地简化了使用 ECL 的逻辑电路设计。

练习 11.17 对于图 11.33 所示的电路，设 $V_{CC} = 0$，$I = 4\,\text{mA}$，$R_C = 220\,\Omega$，$V_R = -1.32\,\text{V}$ 以及 $\alpha \simeq 1$。试求 V_{OH} 和 V_{OL}。要使 V_{OH} 和 V_{OL} 的中心值为 V_R，输出电平需要移动多少？移动后的 V_{OH} 和 V_{OL} 为多少？

答案：0；–0.88 V；–0.88 V；–0.88 V，–1.76 V

11.7.2 ECL 系列

现在有两类商用 ECL 比较流行，它们是 ECL 10K 和 ECL 100K。ECL 100K 系列的特点是：门延时处于 0.75 ns 的数量级，功耗约为 40 mW/门，延时功率积为 30 pJ。尽管功耗相对较大，然而 100K 系列具有最短的门延时。

ECL 10K 系列速度稍慢。门传播延时为 2 ns，功耗为 25 mW，延时功率积为 50 pJ。尽管 DP 值要高于 100K 系列，但 10K 系列使用较为简便。这是由于脉冲信号的上升和下降时间都有意延长从而减少了相邻信号线间的信号耦合和互扰的缘故。ECL 10K 的“边沿速度”约为 3.5 ns，而 ECL 100K 约为 1 ns。为了加深对 ECL 的理解，下面我们将详细讨论流行的 ECL 10K。当然，同

样的分析也适用于其他类型的 ECL。

除了用于小规模和中规模集成电路元件外，ECL 也用于大规模和 VLSI 应用中。ECL 的一种变种被称为电流模逻辑（CML），它在许多 VLSI 应用中都被采用[参见 Treadway (1989)和 Wilson (1990)]。

11.7.3　基本门电路

ECL 10K 系列的基本门电路如图 11.34 所示。该电路分为三部分，由 Q_1，D_1，D_2，R_1，R_2，R_3组成的网络产生参考电压 V_R，室温下的值为−1.32 V。稍后我们会讲到，随着温度的变化，该参考电压按预定方案变化以保持噪声容限不变。同样，参考电压不随电源电压 V_{EE}的变化而变化。

练习 11.18　图 E11.18 所示的是产生参考电压 V_R的电路。假定 D_1，D_2以及 Q_1发射结上的压降均为 0.75 V，试求 V_R的值。忽略 Q_1的基极电流。

答案：−1.32 V



图 E11.18

第二部分是门电路的核心部分，由 Q_R和 Q_A或 Q_B组成的差分放大器构成。这个差分放大器与图 11.33 中的电路不同，偏置电流不是由恒流源提供，而是由连接到负电源$-V_{EE}$的电阻 R_E提供。但是，我们很快会讲到，在门电路的常规工作范围内，流过 R_E的电流基本保持不变。差分放大器的一端是参考晶体管 Q_R，其基极与参考电压 V_R相连。另一端则包括若干个并联的晶体管（图中给出的是两个晶体管的情况），各晶体管的基极分开，分别与门电路的输入端相连。如果 A 和 B 上加的电压位于逻辑 0 电平（稍后可以看到，该电平比 V_R低 0.4 V 左右），则 Q_A和 Q_B都关闭，流经 R_E的电流 I_E全部流过参考晶体管 Q_R。由此产生在 R_{C2}上的压降将导致 Q_R集电极的电压变低。

另一方面，当 A 或 B 上加的电压位于逻辑 1 电平（稍后可以看到，该电平比 V_R高 0.4 V 左右）时，晶体管 A 或 B 或是全部将被开启，Q_R会关闭。因此，电流 I_E会流过 Q_A或 Q_B或全都流过，一半的电流流过 R_{C1}，由此产生的 R_{C1}上的压降会导致集电极的电压下降。同时，由于 Q_R关闭，其集电极电压升高。因此，当 A 或 B 或二者都为高电平时，Q_R的集电极电压为高电平，Q_R的集电极实现了或逻辑函数 $A+B$。另一方面，当 A 和 B 同时为低电平时，Q_A和 Q_B的公共集电极将为高电平。因此，Q_A和 Q_B的公共集电极实现了逻辑函数 $\overline{A}\,\overline{B}=\overline{A+B}$。由此可得出以下结论：图 11.34 所示的两输入门实现了或逻辑和或非逻辑，存在互补输出，是 ECL 的一大优点。这简化了逻辑电路的设计，避免了使用有延时的反相器。

必须注意的是，在每个门的输入端都有一个电阻连接到负电源，这使得用户可以将未使用的输入端悬空。悬空的输入端会被下拉到负电源，对应的晶体管将处于关闭状态。

练习 11.19　设图 11.34 中的输入端 A 和 B 悬空，求流过 R_E的电流 I_E。同时求出 Q_R的集电极电压，以及输入晶体管 Q_A和 Q_B的公共集电极的电压。设 $V_R=-1.32$ V，Q_R的 $V_{BE}\simeq 0.75$ V，并且假定 Q_R的β很大。

答案：4 mA；−1 V；0 V

ECL 门电路的第三部分由两个射极跟随器 Q_2和 Q_3组成。射极跟随器没有片内负载，因为在大多数高速逻辑电路的应用中，门电路的输出端直接驱动末端接终端的传输线，如图 11.35 所示（11.7.6 节将详细讨论相关内容）。



图 11.34 ECL 10K 逻辑门系列的基本电路



图 11.35　连接 ECL 等高速逻辑门的合理方式。将连接于两个门之间的传输线加上合适的终端可以避免出现破坏逻辑信号的“振铃”现象（参见 11.7.6 节）

射极跟随器有两个作用：第一，它们将输出信号电平位移一个 V_{BE}。因此，利用习题 11.19 的结论，可以看到输出电平变为–1.75 V 和–0.75 V 左右。位移后电平的中心值与参考电压（$V_R = -1.32$ V）接近，这表明一个门可驱动另一个门。输入与输出逻辑电平相兼容是门电路设计中的一个重要要求。

输出射极跟随器的第二个功能是为门电路提供较低的输出阻抗，以及给负载电容提供充电所需的较大的输出电流。由于大的静态电流会在电源线上形成尖峰，因此射极跟随器集电极连接的电源端 V_{CC1} 与差分放大器和参考电压电路连接的电源端 V_{CC2} 之间是隔离的。这里要注意，给差分放大器和参考电路供电的电流几乎保持恒定。电源端的隔离避免了输出电路与门电路间电源尖峰的相互耦合，从而降低了门电路发生错误切换的可能性。当然，V_{CC1} 和 V_{CC2} 与片外的同一个地相连接。

11.7.4　电压传输特性

在定性描述 ECL 门的工作特性之后，现在来推导电压传输特性。推导的条件是：电路的输出端如图 11.35 所示的方式被终结。假定输入 B 为低电平，故 Q_B 关闭，电路简化为图 11.36。下面对该电路进行分析，希望得到 v_{OR} 与 v_I 和 v_{NOR} 与 v_I 之间的关系（这里 $v_I \equiv v_A$）。



图 11.36　用于求解传输特性的简化了的 ECL 门电路

下面的分析过程用到了 BJT 的 $i_C \sim v_{BE}$ 指数特性关系。考虑到 ECL 电路中的 BJT 面积较小（从而可以减小电容以得到较大的 f_T），故其比例电流 I_S 较小。因此，我们假定当 ECL 晶体管的射

极电流为 1 mA 时，V_{BE}压降为 0.75 V。

或传输曲线 图 11.37 给出的是或传输 v_{OR} ~ v_I曲线的示意图，图中标明了 V_{OL}，V_{OH}，V_{IL}，V_{IH}。然而要简化 V_{IL}和 V_{IH}的求解，我们不采用单位增益定义来进行计算。也就是说，假定在 x 点处流过晶体管 Q_A的电流占 I_E的 1%，而 Q_R占 I_E的 99%。y 点的假设则相反。在 x 点处我们有

$$\frac{I_E|_{Q_R}}{I_E|_{Q_A}}=99$$



图 11.37 图 11.36 所示电路的 v_{OR}~v_I或传输曲线

利用 $i_E \sim v_{BE}$的指数关系，可得

$$V_{BE}|_{Q_R}-V_{BE}|_{Q_A}=V_T \ln 99=115\ \text{mV}$$

有

$$V_{IL}=-1.32-0.115=-1.435\ \text{V}$$

假定 Q_A与 Q_R匹配，可得

$$V_{IH}-V_R=V_R-V_{IL}$$

利用上式可求出 V_{IH}为

$$V_{IH}=-1.205\ \text{V}$$

为了求得 V_{OL}，我们注意到 Q_A关闭，Q_R流过全部的电流 I_E：

$$I_E=\frac{V_R-V_{BE}|_{Q_R}+V_{EE}}{R_E}$$
$$=\frac{-1.32-0.75+5.2}{0.779}$$
$$\simeq 4\ \text{mA}$$

（如果需要，可以通过迭代得到更精确的 $V_{BE}|_{Q_R}$和 I_E。）假设 Q_R的β较大，故其$\alpha \simeq 1$，集电极电流约为 4 mA。如果忽略 Q_2的基极电流，可以求得 Q_R的集电极电压为

$$V_C|_{Q_R} \simeq -4\times 0.245=-0.98\ \text{V}$$

故输出电压 V_{OL} 的第一个近似值为

$$V_{OL} = V_C|_{Q_R} - V_{BE}|_{Q_2}$$
$$\simeq -0.98 - 0.75 = -1.73\ \text{V}$$

利用这个值可以求出 Q_2 的射极电流，并迭代求出更精确的发射结电压。求得的结果是 $V_{BE2} \simeq 0.79$ V，而且相应有

$$V_{OL} \simeq -1.77\ \text{V}$$

当输出电压为该值时，Q_2 提供的负载电流约为 4.6 mA。

要求解 V_{OH}，我们假定 Q_R 完全关闭（因为 $v_I > V_{IH}$）。求解 V_{OH} 的电路可简化为图 11.38。假定 $\beta_2 = 100$，分析该电路可得 $V_{BE2} \simeq 0.83$ V，$I_{E2} = 22.4$ mA，以及

$$V_{OH} \simeq -0.88\ \text{V}$$



图 11.38　求解 V_{OH} 的电路

练习 11.20　考虑图 11.36 中的电路，分别求出 $v_I = V_{IL}$，V_R 和 V_{IH} 时的电流 I_E。并求出对应于 $v_I = V_R$ 的 v_{OR}。假设电流为 1 mA 时的 $v_{BE} = 0.75$ V。

答案：3.97 mA；4.00 mA；4.12 mA；−1.31 V

噪声容限　练习 11.20 的结果表明，偏置电流 I_E 几乎保持恒定，$v_I = V_R$ 时的输出电压也约等于 V_R。另外，逻辑电平摆幅的中心值也约等于 V_R，即

$$\frac{V_{OL} + V_{OH}}{2} = -1.325 \simeq V_R$$

因此，输出逻辑电平位于输入过渡带中心值的两侧。从噪声容限的角度来看，这种情况较为理想。这也就是为什么看似随意选择参考电压和电源电压（$V_R = -1.32$ V 和 $V_{EE} = 5.2$ V）的原因。

现在可以求得噪声容限为

$$NM_H = V_{OH} - V_{IH} \qquad NM_L = V_{IL} - V_{OL}$$
$$= -0.88 - (-1.205) = 0.325\ \text{V} \qquad = -1.435 - (-1.77) = 0.335\ \text{V}$$

这两个值差不多相等。

或非传输曲线　图 11.36 中电路的或非传输特性 $v_{NOR} \sim v_I$ 的关系曲线如图 11.39 所示。V_{IL} 和 V_{IH} 的值与之前的或传输特性相同。为了强调这一点，与图 11.37 中一样，图中标出了起始点 x 和 y。

当 $v_I < V_{IL}$ 时，Q_A 关闭，通过分析由 R_{C1}，Q_3 和 50 Ω终端组成的电路可以求出输出电压 v_{NOR}。除了 R_{C1} 比 R_{C2} 稍小以外，该电路与图 11.38 所示的电路完全相同。因此，输出电压会比先前求得的 V_{OH} 稍大。在图 11.39 的示意图中，我们假定输出电压约等于 V_{OH}。

当 $v_I > V_{IH}$ 时，Q_A 导通，流过全部的偏置电流。该电路可简化为图 11.40 所示的结构。很容易可以分析得到 $v_I \geqslant V_{IH}$ 时的 $v_{NOR} \sim v_I$ 关系曲线。从中可以得出一些结论。首先，$v_I = V_{IH}$ 时的输出电压比 V_{OL} 稍高。这是因为 R_{C1} 比 R_{C2} 小。实际上，之所以选择 R_{C1} 比 R_{C2} 小，是为了 v_I 等于逻辑 1 电平（即等于 V_{OH}，约为−0.88 V）时输出电压等于先前“或”输出时求得的 V_{OL}。

其次，当 v_I 大于 V_{IH} 时，晶体管 Q_A 工作在放大区，可由图 11.40 所示电路分析该放大器的增益，这个增益值也就是传输特性曲线上 yz 段的斜率。在 z 点，晶体管 Q_A 饱和。再增大 v_I（超过 $v_I = V_S$ 后），集电极电压以及 v_{NOR} 会增大。然而，z 点右侧传输特性曲线的斜率不等于 1，而是约等于 0.5。这是因为当 Q_A 深度饱和时，v_I 增加值的一部分表现为集电结正向偏置电压。练习 11.21 涉及到了或非传输特性的细节问题，希望读者能给出求解过程。



图 11.39　图 11.36 所示电路的 $v_{NOR} \sim v_I$ 或非传输曲线



图 11.40　用于求解 $v_I > V_{IH}$ 时 $v_{NOR} \sim v_I$ 关系曲线的电路

练习 11.21　考虑图 11.40 中的电路。（a）若 $v_I = V_{IH} = -1.205$ V，求 v_{NOR}。（b）若 $v_I = V_{OH} = -0.88$ V，求 v_{NOR}。（c）求输出特性曲线在 $v_I = V_{OH} = -0.88$ V 处的斜率。（d）求 Q_A 饱和（即 V_S）时 v_I 的值。假定电流为 1 mA 时 $V_{BE} = 0.75$ V，$V_{CEsat} \simeq 0.3$ V，$\beta = 100$。

答案：（a）−1.70 V；（b）−1.79 V；（c）−0.24 V/V；（d）−0.58 V

厂商规范　ECL 生产厂商提供类似于图 11.37 和图 11.39 所示形式的门电路传输特性。通常提供的是一系列不同温度下测得的曲线。另外，对于每个温度值会给出参数 V_{IL}，V_{IH}，V_{OL}，V_{OH} 在最差情况下的值。这些值中考虑到了元件之间不可避免的差异。比如，Motorola 在 MECL 10 000 的说明书中给出了 25℃时的最差情况值[1]：

$$V_{IL\max} = -1.475\ \text{V} \qquad V_{IH\min} = -1.105\ \text{V}$$
$$V_{OL\max} = -1.630\ \text{V} \qquad V_{OH\min} = -0.980\ \text{V}$$

① MECL 是 Motorola 公司 ECL 产品的商标。

利用这些值可以确定最差情况下的噪声容限：

$$NM_L = 0.155\ \text{V} \qquad NM_H = 0.125\ \text{V}$$

这些值大概只有前面计算得到的典型值的一半。

感兴趣的读者可以参考本书最后文献中列出的 Motorola（1988，1989）出版物，以获取更多关于 MECL 说明书的信息。

11.7.5　扇出

当 ECL 门的输入信号为低电平时，输入电流等于 50 kΩ下拉电阻上流过的电流，因此，

$$I_{IL} = \frac{-1.77 + 5.2}{50} \simeq 69\ \mu\text{A}$$

当输入为高电平时，由于输入晶体管基极电流的影响，输入电流较大。假定晶体管的β为 100，可得

$$I_{IH} = \frac{-0.88 + 5.2}{50} + \frac{4}{101} \simeq 126\ \mu\text{A}$$

这些电流都很小，由于 ECL 门的输出电阻也很小，因此扇出门输入电流导致的逻辑信号电平衰减会比较小。因此，ECL 门的扇出不受限于逻辑电平的衰减，而受限于电路速度（上升与下降时间）的衰减。后者归咎于每个扇出门给驱动门带来的电容（约 3 pF）。因而，尽管直流扇出高达 90 也不会成为设计上的问题，但交流扇出却受限于电路速度，只能达到 10 左右。

11.7.6　工作速度与信号传输速度

逻辑电路的工作速度由其基本门电路的延迟以及输出波形的上升及下降时间来衡量。ECL 电路的这些参数的典型值已经给出。这里需要指出的是，由于输出电路是一个射极跟随器，因此输出信号的上升时间比下降时间短。这是因为在输出脉冲的上升沿射极跟随器开始工作，提供对负载和寄生电容进行充电的输出电流。而当射极跟随器的基极信号下降时，射极跟随器关闭，负载电容通过负载和下拉电阻进行放电。

要完全发挥 ECL 电路能够提供的最大工作速度，需要十分注意系统中各个逻辑门之间的连接方式。为了说明这一点，我们对信号传输速度做一简要讨论。

ECL 处理的信号的上升时间仅有 1 ns 或更少，对于光来说，在这么短时间内也只能传播 30 cm 左右。对于这种信号，导线及其周围环境变得相对复杂，此时的信号传播速度为有限值（可能为光速的一半，即 15 cm/ns）。如果没有采取特别措施，传送到导线末端的能量不会被吸收，而会被反射回发射端，（如果没有特别处理）还会再次发生反射。这一反射过程的观测结果被称为“振铃”，信号偏离终值，存在衰减振荡。

遗憾的是，ECL 特别容易受振铃的影响，因为其信号电平很低。因此，信号的传输必须很好地加以控制，除了吸收能量，还要避免反射。通行的手段是以某种方式改造连接导线的性质。一种方法是保证导线非常短，这里的“短”是相对于信号的上升时间而言的。这样做的原因是：如果连接线很短以至于反射回到发射端时输入仍在上升中，结果只不过是产生一个变缓且带有起伏的上升沿。

然而，如果反射回到发射端发生在上升沿结束之后，则不仅仅是初始边沿会发生改变，还会产生独立的二次效应。显然这很糟糕！因此，信号从导线的一端到另一端的往返时间必须比驱动信号的上升时间小若干倍，比如说 5 倍。因此，对于一个上升时间为 1 ns 的信号，传播速度等于光速（30 cm/ns）时，来回导线的长度必须小于光传播 0.2 ns 之后的长度（即 6 cm），因此端到端

的导线长度必须小于 3 cm。

这就是对 ECL 100K 提出的限制。然而，ECL 10K 的上升时间较慢，约为 3.5 ns。根据同样的规则，ECL 10K 对应导线的长度可以长达 10 cm。

如果还要增加长度，就必须使用传输线了。传输线实质上就是周围环境受到控制的导线。传输线到参考地平面或传输线两导线之间的距离是严格受控的。因此，传输线可以是一根线接地的双绞线，或者是其中一根接地的平行带状线，或者是所谓的微带线。这些线都位于印刷电路板上。其中，微带线实质上就是尺寸受控的铜线，与地平面分属厚度较薄的印刷电路板的两侧。

传输线的特性阻抗 R_0 介于数十欧姆到几百欧姆之间。信号在传输线上的传播速度要比光速小得多，大约为光速的一半。当传输线的接收端接上与特性阻抗 R_0 阻值相等的电阻时，线上传输的能量会全部被接收端接收，而不会发生发射（因为终端相当于一根无限长的传输线）。因此，信号的完整性得到保持。这种传输线称为终端处理合适的传输线。一根终端合适的传输线在其发送端相当于阻值为 R_0 的电阻。ECL 10K 中射极跟随器的射极开路，具有较低的输出电阻（最大为 7 Ω），非常适于驱动传输线。ECL 作为传输线的接收端也很不错。具有较高的下拉电阻（50 kΩ）的单个门对传输线来说是一个高阻。因此，可以简单地把数个门接到传输线的终端。图 11.35 说明了这几点。

11.7.7 功率损耗

由于 ECL 电路的差分性质，门电流几乎保持恒定，并根据输入逻辑信号在门的两侧之间转换。因此，供电电流及未接终端的 ECL 门的功耗都相对恒定，不随门的逻辑状态发生变化。这样，电源线上就不会出现电压尖峰。在数字系统中这种尖峰是一种危险的噪声源。因此，ECL 电路中的供电线并不一定需要旁路电容，这与 TTL 电路不同。这是 ECL 的另一个优点。

这里，我们需要强调前面已经提及的一点。尽管 ECL 门可以工作在 $V_{EE} = 0$ 和 $V_{CC} = +5.2$ V 的情况下，但我们通常建议选择 $V_{EE} = -5.2$ V 和 $V_{CC} = 0$ V，这是因为电路中所有信号的电平都以 V_{CC} 为参考，并且地平面是一个很好的参考面。

练习 11.22 对图 11.34 中的 ECL 门，在所有输入为低电平且输出射极跟随器的射极开路的情况下，估算电路中的耗散功率。假定参考电路为 4 个相同的门供电，因此单个门在参考电路中的耗散功率仅为四分之一。

答案：22.4 mW

11.7.8 温度效应

在对图 11.34 中 ECL 门的分析过程中，我们求得室温下的参考电压 V_R 为−1.32 V。同时，我们还发现输出逻辑摆幅的中点约等于这个电压值。这种情况比较理想，因为这时高低电平的噪声容限相等。在例题 11.4 中，我们将推导出参考电压及输出高低电压分别对应的温度系数。通过这个例子可以看到，随着温度的变化，输出逻辑摆幅的中点与参考电压的变化保持一致。因此，尽管随着温度变化高低电平噪声容限的绝对大小会发生改变，但是始终保持相等。这是 ECL 的另一个优点，同时也说明这个门电路在设计上进行了高度的优化。

例题 11.4 试求参考电压 V_R 以及 V_{OL} 和 V_{OH} 之间中点电压的温度系数。

解：先求 V_R 的温度系数。考虑图 E11.18，假定温度升高 1℃。二极管和三极管压降的温度系数记为 δ，$\delta \simeq -2$ mV/℃。等效电路如图 11.41 所示。在该电路中，器件压降的变化等效为信号，因此电源表示为信号地。

图 11.41 所示的电路中有两个信号发生器，我们希望分析该电路以求得 V_R 的变化量 ΔV_R。我们可

以利用叠加原理来进行求解。首先考虑 R_1，D_1，D_2，2δ和 R_2 支路，忽略 Q_1 的基极信号电流。容易求出 Q_1 基极的信号电压为

$$v_{b1} = \frac{2\delta \times R_1}{R_1 + r_{d1} + r_{d2} + R_2}$$

其中，r_{d1} 和 r_{d2} 分别表示二极管 D_1 和 D_2 的增量电阻。D_1 和 D_2 的直流偏置电流约为 0.64 mA，因此 $r_{d1} = r_{d2} = 39.5\ \Omega$，所以 $v_{b1} \simeq 0.3\delta$。由于射极跟随器 Q_1 的增益约为 1，且信号源 2δ 产生的ΔV_R 约等于 v_{b1}，即$\Delta V_{R1} = 0.3\delta$。

下面考虑由信号源δ 产生的ΔV_R。射极跟随器基极电路的总电阻为 $[R_1 \| (r_{d1} + r_{d2} + R_2)]$，除以$\beta + 1$（$\beta \simeq 100$）就可得到这个$\Delta V_R$:

$$\Delta V_{R2} = -\frac{\delta \times R_3}{[R_B/(\beta+1)] + r_{e1} + R_3}$$



图 11.41　用于求解参考电压 V_R 温度系数的等效电路

其中，R_B 表示基极电路的总电阻，r_{e1} 表示 Q_1 的射极电阻（$\simeq 40\ \Omega$）。计算可得$\Delta V_{R2} \simeq -\delta$。将这个值与由信号源 2δ 产生的ΔV_{R1} 相加可得$\Delta V_R \simeq -0.7\delta$。故当$\delta = -2$ mV/℃时，V_R 的温度系数为+1.4 mV/℃。

接着来求 V_{OL} 的温度系数。用于求解该值的电路如图 11.42 所示。其中有三个信号源，可分别求出每个信号源作用的结果，而后将其相加即可得到ΔV_{OL}。结果是

$$\Delta V_{OL} \simeq \Delta V_R \frac{-R_{C2}}{r_{eR} + R_E} \frac{R_T}{R_T + r_{e2}}$$
$$-\delta \frac{-R_{C2}}{r_{eR} + R_E} \frac{R_T}{R_T + r_{e2}}$$
$$-\delta \frac{R_T}{R_T + r_{e2} + R_{C2}/(\beta+1)}$$



图 11.42　用于求解 V_{OL} 温度系数的等效电路

将题中给出的值和分析过程中得到的值代入，可得

$$\Delta V_{OL} \simeq -0.43\delta$$

用来求解 V_{OH} 温度系数的电路如图 11.43 所示，从中可得

$$\Delta V_{OH} = -\delta \frac{R_T}{R_T + r_{e2} + R_{C2}/(\beta+1)} \simeq -0.93\delta$$



图 11.43　用于求解 V_{OH} 温度系数的等效电路

现在可以求出逻辑摆幅中点的变化值为

$$\frac{\Delta V_{OL} + \Delta V_{OH}}{2} = -0.68\delta$$

这个值约等于参考电压 V_R 的变化值（-0.7δ）。 ■

11.7.9　线或（wired-OR）能力

ECL 系列的输出级为射极跟随器，因此可以简单地把数个门的输出并接，从而在花费很少的情况下实现高层次的逻辑功能。图 11.44 说明了这一点，其中两个门的输出用导线连接在一起。输出跟随器的发射结二极管实现了或逻辑。这种线或连接可以提供高扇入，也可以增强 ECL 在逻辑射极中的灵活性。



图 11.44　ECL 的线或能力

11.7.10　最后的说明

我们主要通过一类既经济又常用的电路介绍了 ECL。如前所述，为了制造一类超高性能的 SSI 和 MSI 逻辑电路，人们进行了大量的设计优化。如前所述，ECL 及其一些变种也被用于 VLSI 电路的设计中。应用领域包括超级计算机的超高速度处理器以及高速和高频通信系统。在 VLSI 设计中几乎全部使用电流源偏置。另外，采用的电路结构也有很多种［参见 Rabaey (1996)］。

11.8　BiCMOS 数字电路

本节将介绍一种日渐流行的 VLSI 电路技术——BiCMOS。顾名思义，BiCMOS 技术是在一块 IC 芯片上集成了双极型晶体管和 CMOS 电路。CMOS 电路具有低功耗、高输入阻抗和宽噪声容限等特点，而双极型晶体管具有较高的电流驱动能力，BiCMOS 则把这两者的优点集中在一起。具体而言，CMOS 逻辑电路技术尽管在很多方面都较为理想，但是其电流驱动能力却较弱。当 CMOS 门只需要驱动少数几个 CMOS 门时，这不是一个严重的问题。但是，当负载电容相对较大（比如说大于 0.5 pF）时，这就成了大问题。在这种情况下，要么使用复杂的 CMOS 缓冲电路，要么忍受令人难以接受的较长的传播延时。另一方面，由于具有很大的跨导，BJT 能够输出较大的电流。我们已经在 ECL 输出级的射极跟随器中看到了这一点。实际上，较大的电流驱动能力正是 ECL 比 CMOS（在同样条件下）快 2~5 倍的原因——当然，需要以较大的功耗作为代价。总之，BiCMOS 电路整合了 CMOS 和双极型晶体管技术的优点。当要求输出电流较大且超过 CMOS 电路的能力时，这类电路就特别有用。另外，由于 BiCMOS 技术特别适用于高性能模拟电路，使得模拟和数字电路同处于一块芯片成为可能，“片上系统”成为可能实现的目标。然而其代价是制造技术较为复杂，从而比较昂贵（与 CMOS 相比）。

11.8.1　BiCMOS 反相器

目前已经有很多种 BiCMOS 反相器电路被提出和使用。所有这些电路都利用了 *npn* 晶体管以增大 CMOS 反相器能够提供的输出电流。最简单的方法是在 CMOS 反相器的 Q_N 和 Q_P 后级联一个 *npn* 晶体管，如图 11.45（a）所示。注意，该电路可以视为图 11.45（b）中一对互补复合 MOS-BJT 器件的组合。这些复合器件[①]在保持 MOS 晶体管的较高输入阻抗的同时，实际上还将其较小的 g_m 扩大了 BJT 的 β 倍。另外值得注意的是：Q_1 和 Q_2 组成的输出级采用了 TTL 中使用的图腾柱结构[②]。

图 11.45（a）中电路的工作情况如下：当 v_I 为低电平时，Q_N 和 Q_2 都关闭，而 Q_P 导通，并为 Q_1 提供基极电流，使得 Q_1 开启。然后，Q_1 产生一个较大的输出电流，对负载电容进行充电。结果使负载电容很快完成充电，对应的低电平到高电平的延时 t_{PLH} 较小。当 v_O 接近于 $V_{DD}-V_{BE1}$ 时，Q_1 截止，因此输出高电平低于 V_{DD}，这是一个缺点。当 v_I 为高电平时，Q_P 和 Q_1 关闭，Q_N 导通，将其漏极电流提供给 Q_2 的基极。Q_1 开启，产生一个很大的输出电流，对负载电容进行放电。同样，高电平到低电平的延时 t_{PHL} 也较小。负面影响是当 v_O 接近于 V_{BE2} 时，Q_2 关闭，因此输出低电平大于零，这同样是一个缺点。

因此，尽管图 11.45（a）所示电路具有较大的输出电流和较短的传播延时，然而其逻辑摆幅及噪声容限的减小却是一个问题。另一个可能更为严重的缺点是 Q_1 和 Q_2 的关闭延时较长，这是由于缺少一条基极电荷释放的通路所致。解决这一问题的方法是分别在 Q_1 和 Q_2 与地之间添加一个电阻，如图 11.45（c）所示。当 Q_1 或 Q_2 关闭时，储存的基极电荷可以通过 R_1 或 R_2 流向地。电阻 R_2 还有一个好处：当 v_I 为高电平时，Q_2 关闭后，v_O 低于 V_{BE2} 时继续下降，Q_N 和 R_2 的串联通路将输出节点拉到地电平，因此 R_2 起到了下拉电阻的作用。然而，Q_N-R_2 通路的阻抗较高，使得将 v_O 拉到低电平的过程很慢。从静态功耗的角度来看，添加 R_1 是不利的：当 v_I 为低电平时在 V_{DD} 和地之间存在一条直流通路经过导通的 Q_P 和 R_1。最后，需要注意的是：R_1 和 R_2 抽走了提

① 有趣的是，这些复合器件早在 1969 年就被提出了［参见 Lin et al. (1969)］。

② 参阅本书（上册）附带光盘中关于基本 TTL 逻辑门电路及其图腾柱输出级的介绍。

供给 Q_1 和 Q_2 基极的部分 Q_N 和 Q_P 的漏极电流，稍稍减小了用于对负载电容进行充放电的门输出电流。



图 11.45 BiCMOS 反相器电路的发展：（a）基本思想是利用额外的双极型晶体管增大 CMOS 反相器 Q_N 和 Q_P 的输出驱动电流；（b）（a）中电路可以视为这些复合器件的组合；（c）为了减小 Q_1 和 Q_2 的关闭时间，添加了“泄漏电阻” R_1 和 R_2；（d）将 NMOS 晶体管用做电阻实现（c）中的电路；（e）（c）中电路的改进结构，将 R_1 的下端接在输出节点上

图 11.45（d）给出的是 R_1 和 R_2 的通常实现方式。如图所示，NMOS 器件 Q_{R1} 和 Q_{R2} 用于实现 R_1 和 R_2。该电路做了如下改进：这两个管子仅在需要时才导通。因此，只有当 v_I 升高时，Q_{R1} 才导通。此时，其漏极电流形成了 Q_1 的反向基极电流，加速了 Q_1 的关闭。同样，只有当 v_I 降低

时，Q_P 才导通，从而将 Q_{R2} 栅极电压拉高。Q_{R2} 的漏极电流形成了 Q_2 的反向基极电流，加速了 Q_2 的关闭。

图 11.45（e）给出的是所谓的 R-电路，这是 BiCMOS 反相器的最终电路形式。该电路与图 11.45（c）中的电路仅有一处不同：没有将 R_1 连接到地，而是将 R_1 与反相器的输出节点相连。这一改动有两个好处：其一，解决了静态功耗的问题；其二，R_1 现在成为一个上拉电阻，在 Q_1 关闭后将输出节点电压上拉至 V_{DD}（通过导通的 Q_P）。这样，图 11.45（e）中 R-电路的输出实际上接近于 V_{DD} 和地。

对于 BiCMOS 反相器需要注意的是：设计电路时，晶体管 Q_1 和 Q_2 不能同时导通，也不能进入饱和。遗憾的是，有时 BJT 集电极区域的电阻与较大的电容充电电流相互作用，会使 BJT 进入饱和。具体而言，当输出电流较大时，r_C（为 100 Ω的数量级）上产生的电压会使得集电极端的电压下降，导致 CBJ 形成正向偏置。读者可以回想一下，饱和是一种有害的现象，其原因有两个：将集电极电流限制为小于 βI_B；减缓了晶体管关闭的速度。

11.8.2　动态特性

对 BiCMOS 反相器电路的动态特性进行详细分析是极其复杂的。但是如果只是估算其传播延时，则可以只考虑对负载电容 C 的充放电时间。当 C 相对较大时，它对反相器动态性能起主导作用，或者换句话说，如果我们能够忽略对内部电路节点上的寄生电容进行充电的时间，这种近似是可行的。幸运的是，实际情况一般就是这样。当负载电容不是很大时，可以直接使用简单的 CMOS 反相器。实际上，可以证明［Embabi，Bellaouar 和 Elmasry (1993)］，仅当门电路需要驱动大扇出或大负载电容时，BiCMOS（与 CMOS 相比）的速度优势才比较明显。例如，负载电容为 50 fF 到 100 fF 时，BiCMOS 和 CMOS 的延时一般是相等的。但是在负载电容为 1 pF 时，BiCMOS 反相器的 t_P 为 0.3 ns，而对应的 CMOS 反相器的 t_P 约为 1 ns。

最后，图 11.46 给出了可以用来粗略估计 R 型 BiCMOS 反相器 t_{PLH} 和 t_{PHL} 的简化等效电路。



图 11.46　对负载电容 C 充放电时的等效电路。注意，C 包括了所有输出节点处的电容

11.8.3　BiCMOS 逻辑门

在 BiCMOS 中，逻辑功能通常由门电路的 CMOS 部分实现，而双极型晶体管部分仅仅用做

输出级。利用 CMOS 中使用的方法同样可以构造 BiCMOS 逻辑门电路。作为例子，图 11.47 画出了一个 BiCMOS 二输入与或门。

最后需要注意的是：BiCMOS 技术在很多产品中都得到了应用，包括微处理器、静态 RAM 以及门阵列［参见 Alvarez (1993)］。



图 11.47 一个 BiCMOS 二输入与或门

练习 D11.23 图 11.45（e）中 BiCMOS 反相器的开启电压等于 Q_N 和 Q_P 都工作在饱和区且流过相同电流时的 v_I 值。v_I 取该值时，Q_2 导通，使得 Q_N 源极的电压约为 0.7 V。要求设计一个电路以使开启电压等于 $V_{DD}/2$。已知 $V_{DD}=5$ V，$|V_t|=0.6$ V。假定 Q_N 和 Q_P 的沟道长度相等，$\mu_n \simeq 2.5\mu_P$，求需要的宽度比 W_p/W_n。

答案： 1

11.9 SPICE 仿真实例

最后介绍一个用 SPICE 分析双极型数字电路的例子作为本章的结束。

例题 11.5 一个 ECL 门的静态和动态工作情况

本例中，我们使用 PSpice 来分析 ECL 门的静态和动态工作情况（见 11.7 节中的介绍），Capture 电路原理图如图 11.48 所示。

由于没有办法获知商用 ECL 产品使用的 BJT 的 SPICE 模型参数值，因此我们只能根据经验来选定参数值，利用这些典型值能够使模拟结果与厂商提供的性能测量值相吻合。需要注意的是，将 SPICE 用做辅助工具的 IC 设计师不会遇到这个问题，他们应当能够使用专门的工艺参数和对应的器件模型参数。总之，在接下来的模拟中，我们选择以下的 BJT 模型参数值[①]：$I_S=0.26$ fA，$\beta_F=100$；$\beta_R=1$，$\tau_F=0.1$ ns，$C_{je}=1$ pF，$C_{jc}=C_\mu=1.5$ pF，以及 $|V_A|=100$ V。

我们利用图 11.49 所示电路计算 ECL 门的电压传输特性，即 v_{OR} 和 v_{NOR} 与 v_A 之间的关系，其

① 在 PSpice 中，我们创建了一个基于这些 BJT 模型参数值的元件 QECL。读者可以在本书（上册）附带的 CD 或 www.sedrasmith.org 的 SEDRA.olb 库中找到这个元件。

中 v_A 是 A 端的输入电压。这里，另一个输入端加上了电压 $v_B = V_{OL} = -1.77$ V 以保持恒定。在 PSpice 中，我们使用直流分析模拟功能，v_A 以 10 mV 为一个步进从–2 V 增大到 0 V，画出 v_{OR} 和 v_{NOR} 与 v_A 的关系曲线。模拟结果如图 11.50 所示。很容易看出，这就是我们在 11.7 节中已讲过并通过手工运算（部分）验证过的 VTC。两条传输曲线关于输入电压–1.32 V 对称，此外 PSpice 还求出了参考晶体管 Q_R 的基极电压 V_R 恰好为–1.32 V，这与我们对参考电压电路进行手工运算得到的结果相同。



图 11.48　例题 11.5 中二输入 ECL 门的 Capture 电路原理图



图 11.49　用于计算图 11.48 中 ECL 门电压传输特性的电路

利用 Probe（PSpice 的图形界面）可以确定 VTC 的重要参数值：

或输出：$V_{OL} = -1.77$ V，$V_{OH} = -0.88$ V，$V_{IL} = -1.41$ V，$V_{IH} = -1.22$ V；因此，$NM_H = 0.34$ V 且 $NM_L = 0.36$ V

或非输出：$V_{OL} = -1.78$ V，$V_{OH} = -0.88$ V，$V_{IL} = -1.41$ V，$V_{IH} = -1.22$ V；因此，$NM_H = 0.34$ V 且 $NM_L = 0.37$ V

这些值与 11.6 节中利用手工分析得到的结果相当接近。



图 11.50 图 11.48 中 ECL 门或输出和或非输出（参见图 11.49）的电压传输特性。图中同时标明了参考电压 $V_R = -1.32$ V

接下来，我们使用 PSpice 分析传输特性与温度的关系。在 11.7 节中，我们花了一定篇幅讨论过这个问题，而且在例题 11.4 中进行了手工分析。这里，我们利用 PSpice 来求解两种不同情况下在 0℃和 70℃时的电压传输特性（图 11.50 所示的 VTC 是在 27℃的情况下得到的）：第一种情况是 V_R 按照图 11.48 所示的电路产生，第二种情况是除去参考电压电路而在 Q_R 的基极加上一个不随温度变化的参考电压–1.32 V。模拟结果在图 11.51 中给出。图 11.51（a）中的传输特性对应的是使用了参考电路的情况，图 11.51（b）对应的是采用恒定参考电压的情况。图 11.51（a）说明：当温度变化时 V_R 会变化，V_{OH} 和 V_{OL} 的值同样会改变，但是平均值保持在 V_R。换言之，低电平和高电平噪声容限几乎保持相等。11.7 节中已提及，例题 11.4 的分析中也表明，这是使 V_R 随温度改变而改变的基本原因。如果 V_R 与温度无关，V_{OL} 和 V_{OH} 不会再对称分布在 V_R 的两侧，如图 11.51（b）所示。最后，表 11.1 列出了计算得到的一些值。可以看到，在存在温度补偿的情况下，V_{OL} 和 V_{OH} 的平均值十分接近于 V_R。希望读者将这一结果与例题 11.4 中得到的结果做一个比较。

下面我们利用图 11.52 所示的电路来分析 ECL 门的动态工作特性。这里，两个门用一根 1.5 m 长、特性阻抗（Z_0）为 50 Ω的同轴电缆连接。厂商给出的参数是：信号沿该同轴电缆（当终端适当连接时）的传播速度约为光速的一半，即 15 cm/ns。因此，我们可以估计 1.5 m 长的同轴电缆引入的延时 t_d 为 10 ns。在本电路中（见图 11.52），电阻 R_{T1} 提供了合适的终端连接。假定电缆无耗，可用 PSpice 中的传输线模型（见模拟库的 T 部分）来表示，其 $Z_0 = 50\ \Omega$，$t_d = 10$ ns。一个阶跃电压在 1 ns 内从–1.77 V 上升到–0.884 V 并加在第一个门的输入端进行 30 ns 时长的瞬态分析。图 11.53 画出了输入波形、第一个门输出端的电压波形、第二个门输入端的电压波形以及输出波形。可以看到，尽管边沿变化速度很快，其波形却相当干净，没有出现振铃和反射现象。这一点特别值得注意，因为信号传播经过了一段很长的距离。对波形的详细分析表明电缆产生的延时确为 10 ns，第二个门的延时约为 1.06 ns。



(a)



(b)

图 11.51　比较两种情况下图 11.48 中 ECL 门的或输出与或非输出的电压传输特性（参见图 11.49）。参考电压 V_R 分别由（a）和（b）产生：（a）图 11.48 中的温度补偿偏置网络；（b）一个不随温度变化的电压源

表 11.1　两种不同温度下（存在或不存在温度补偿时）利用 PSpice 计算得到的 ECL 门的参数值

		存在温度补偿		不存在温度补偿	
温度	参数	OR	NOR	OR	NOR
0℃	V_{OL}	−1.779 V	−1.799 V	−1.786 V	−1.799 V
	V_{OH}	−0.9142 V	−0.9092 V	−0.9142 V	−0.9092 V
	$V_{avg} = \frac{V_{OL} + V_{OH}}{2}$	−1.3466 V	−1.3541 V	−1.3501 V	−1.3541 V

（续）

温度	参数	存在温度补偿		不存在温度补偿	
		OR	NOR	OR	NOR
	V_R	−1.345 V	−1.345 V	−1.32 V	−1.32 V
	$\lvert V_{avg} - V_R \rvert$	1.6 mV	9.1 mV	30.1 mV	34.1 mV
70℃	V_{OL}	−1.742 V	−1.759 V	−1.729 V	−1.759 V
	V_{OH}	−0.8338 V	−0.8285 V	−0.8338 V	−0.8285 V
	$V_{avg} = \frac{V_{OL} + V_{OH}}{2}$	−1.288 V	−1.294 V	−1.2814 V	−1.294 V
	V_R	−1.271 V	−1.271 V	−1.32 V	−1.32 V
	$\lvert V_{avg} - V_R \rvert$	17 mV	23 mV	38 mV	26.2 mV



图 11.52 分析 ECL 门动态工作情况的电路。两个 ECL 门（见图 11.48）通过一根 1.5 m 长、特性阻抗 $Z_0 = 50\ \Omega$、传播延时 $t_d = 10$ ns 的同轴电缆相连。电阻 R_{T1}（50 Ω）为同轴电缆提供了合适的终端连接



图 11.53 通过 1.5 m 长、特性阻抗为 50 Ω、延时为 10 ns 的同轴电缆（参见图 11.52）连接的两个 ECL 门的瞬态响应

最后，为了说明合适的传输线终端连接的必要性，重复动态分析过程。这里，将 50 Ω的同轴电缆换为 300 Ω的双绞线，而终端电阻保持不变。结果是上升和下降速度较为缓慢，波形延时也很大，如图 11.54 所示（注意图中坐标轴的比例变化）。



图 11.54　通过 1.5 m 长、特性阻抗为 300 Ω的电缆连接的两个 ECL 门的瞬态响应。终端电阻 R_{T1}（参见图 11.52）保持为 50 Ω。注意图中时间轴的比例变化 ■

小结

- 触发器使用一个或多个锁存器。基本静态锁存器是一个双稳态电路，使用两个反相器连接成一个正反馈环路。锁存器可以稳定在其中任何一种状态下。
- 除了采用正反馈的方法，利用电荷储存同样能够实现存储器。很多 CMOS 触发器采用的就是这种方法，其中包括一些主从 D 触发器。
- 单稳态多谐振荡器有一个可以保持的稳定状态以及一个在触发时进入、在设定时间 T 内保持的准稳态。单稳态电路可以用来生成指定宽度和高度的脉冲信号。
- 非稳态多谐振荡器没有稳定状态，但却存在两个准稳态并在其间进行振荡。非稳态电路在工作时实际上是一个方波发生器。
- 环路振荡器的环路中包括奇数个（N）反相器，$f_{osc}=1/2Nt_P$。
- 随机存储器（RAM）存储（写入）信息和获取（读出）信息所需的时间与信息储存的物理位置（在存储器内）无关。
- 存储器芯片的主要部分包括一些存储位的单元，通常排列成方阵。对一个单元进行读写需要通过行地址译码器选中行并且通过列地址译码器选中列。读放大器检测到选中单元的内容并将其传送到芯片的数据输出端。
- 有两类 MOS RAM：静态和动态。静态 RAM（SRAM）使用触发器作为存储单元；在动态 RAM（DRAM）中，数据储存在电容上，因此需要进行周期性的刷新。DRAM 芯片在给定的芯片面积上实现了最大的存储容量。
- 尽管 SRAM 利用读放大器来加速操作，然而读放大器却是 DRAM 中的基本要素。典型的读放大器是一个差分电路，利用正反馈使输出信号按指数规律变化为 V_{DD} 或 0。
- 只读存储器（ROM）存储的是固定数据信息，其数据在制造时就被存入，用户不能更改。但是，可擦可编程 ROM（EPROM）中的内容却是可以由用户更改的。擦除和编程的过程十分

耗时，因此不应经常进行。

- 一些 EPROM 使用浮栅 MOSFET 作为存储单元。对单元编程时，要对控制栅施加一个高电压。擦除时，需要将芯片置于紫外线的照射中。EEPROM 可以通过电进行擦除和重新编程，应用更加灵活。
- 射极耦合逻辑（ECL）是一类速度最快的逻辑电路。它通过避免晶体管饱和及使用较小的逻辑信号摆幅来实现高速工作。
- ECL 中输入信号控制偏置电流在参考晶体管和输入晶体管之间切换。门电路的基本结构就是一个差分放大器。
- 有两类流行的商用 ECL：ECL 10K（其 $t_P = 2$ ns，$P_D = 25$ mW，$DP = 50$ pJ）；ECL 100K（其 $t_P = 0.75$ ns，$P_D = 40$ mW，$DP = 30$ pJ）。ECL 10K 更容易使用，因为其信号上升和下降时间被故意延长了（约为 3.5 ns）。
- ECL 具有很高的运行速度，因此在将一个门的输出与另一个门的输入相连接时，需要十分小心。通常使用传输线技术。
- ECL 的设计经过了优化，从而使得其噪声容限相等，且当温度改变时仍保持相等。
- ECL 门提供两个互补输出以实现或和或非逻辑功能。
- ECL 门的输出可以进行线或以实现多个输出变量的或逻辑。
- BiCMOS 综合了 CMOS 低功耗、宽噪声容限与 BJT 高电流驱动能力（因此有较小的门延时）的特点，能够实现高密度、低功耗、高速度的 VLSI 电路，其中还可包含模拟电路功能。

习题

11.1 节：锁存器与触发器

11.1 考虑图 11.3 中的钟控 SR 触发器，要求设计面积最小的实现方案。设 Q_1，Q_2，Q_3 和 Q_4 是尺寸最小的器件，其 $W/L = 2\mu m/1\mu m$。其他器件的尺寸应与之相同以保证正反馈过程。在本设计中，$V_{DD} = 5$ V，$|V_t| = 1$ V，$k'_n = 2.5k'_p = 100\,\mu A/V^2$。试求内部每个反相器的 V_{th}。假定当 S 和 ϕ 都为高电平时从导通的 P 器件（即 Q_2）流出的电流要在该电压之下由 Q_5 和 Q_6 的电流保持一段时间，求等效晶体管的 W/L。Q_5 和 Q_6 所需的最小 W/L 是多少？求出 $L = 1\mu m$ 及 $W_5 = W_6$ 时的 W_5。为了保证正常工作和使开关时间尽量短，通常使用较大的器件。

11.2 对于图 11.3 所示的触发器，确定置位和复位脉冲所需的最小宽度。设 Q_1，Q_2，Q_3 和 Q_4 是尺寸最小的器件，其 $W/L = 2\,\mu m/1\,\mu m$。其他器件的 $W/L = 4\,\mu m/1\,\mu m$。设 $V_{DD} = 5$ V，$|V_t| = 1$ V，$k'_n = 2.5k'_p = 100\,\mu A/V^2$，$Q$ 和 $\bar{Q}$ 节点处的总电容均为 30 fF。（提示：采用练习 11.2 中列出的方法。）

11.3 考虑图 11.5 所示电路的另一种可能情况：将输入 R 重新标记为 $\bar{S}$，输入 S 标记为 $\bar{R}$。假设在大阻抗源的控制下进行不改变触发器状态的读操作时，$\bar{S}$ 和 $\bar{R}$ 通常处于比较高的电平。在写操作时，即置位或复位触发器时，$\bar{S}$ 和 $\bar{R}$ 变为 0 V，ϕ 升高为 V_{DD}，迫使 $\bar{Q}$ 或 Q 降低到 $V_{DD}/2$，这时的正反馈过程十分迅速。Q_1，Q_3，Q_5 和 Q_6 是小尺寸晶体管，$(W/L)_n = 2$。试求 $(W/L)_p$，使得在 5 V 系统中，当 $\bar{S}$ 降为 0 V 时，$\bar{Q}$ 降为 2.5 V。假定 $|V_t| = 1$ V，$k'_n = 3k'_p = 75\,\mu A/V^2$。

D11.4 图 11.3 中的钟控 SR 触发器不是一个完全的 CMOS 电路。试画出完全的 CMOS 电路，通过在电路中增加对应 PDN 的由 Q_5，Q_6，Q_7 和 Q_8 组成的 PUN 来实现。可以看到，完全的互补型电路利用了 12 个晶体管。尽管电路更为复杂，但是切换速度更快。

D11.5　画出用 CMOS 实现图 11.2 中 SR 触发器的电路。

D11.6　使用逻辑门符号画出用与非门实现的 SR 触发器的结构。给出真值表，描述其工作情况。同时画出用 CMOS 实现的电路。

**11.7　考虑图 11.1 所示的锁存器，用 CMOS 工艺实现。设 $\mu_n C_{ox} = 2\mu_p C_{ox} = 20\ \mu A/V^2$，$W_p = 2W_n = 24\ \mu m$，$L_p = L_n = 6\mu m$，$|V_t| = 1\ V$，$V_{DD} = 5\ V$。

（a）画出每个反相器的传输特性，即 $v_X \sim v_W$ 关系曲线以及 $v_Z \sim v_Y$ 关系曲线。分别求出输入电压为 1 V，1.5 V，2 V，2.25 V，2.5 V，2.75 V，3 V，3.5 V，4 V 和 5 V 时每个反相器的输出。

（b）利用（a）中的特性曲线确定锁存器的环路电压传输曲线，即 $v_Z \sim v_W$ 关系曲线。求出图 11.1（c）中定义的 A，B 和 C 三点的坐标。

（c）假若需要考虑 MOSFET 饱和时有限的输出电阻，且 $|V_A| = 100\ V$，求出环路传输特性曲线在 B 点处的斜率。转换区域的宽度约为多少？

11.8　工作在 5 V 电源下的两个 CMOS 反相器连接成一个锁存器。这两个反相器的 V_{IH} 和 V_{IL} 分别为 2.42 V 和 2.00 V，对应的输出为 0.4 V 和 4.6 V。将每个门的传输特性曲线在开启点之间的部分近似为直线，试画出锁存器的开环传输特性。B 点的坐标是多少？B 点处的环路增益为多少？

11.2 节：多谐振荡器电路

D11.9　对于图 11.11 中的单稳态电路，利用练习 11.3 中导出的近似表达式，求出使得 $T = 1$ ms 且因忽略 R_{on} 得到 T 的最大误差为 2%的 R 和 C 的近似值。假定 R_{on} 的最大值不超过 1 kΩ。

11.10　考虑 $R_{on} \ll R$ 时图 11.10 中的单稳态电路。T 的表达式变为什么？如果 V_{th} 标称值为 $0.5V_{DD}$，但因制造过程的影响可能在 0.4 V_{DD} 到 0.6 V_{DD} 之间变化，估算相应的 T 的变化，用标称值的百分比表示。

*11.11　图 11.10 中单稳态电路的波形如图 11.13 所示。设 $V_{DD} = 10\ V$，$V_{th} = V_{DD}/2$，$R = 10\ k\Omega$，$C = 0.001\mu F$，$R_{on} = 200\ \Omega$。试求 T，ΔV_1，ΔV_2。准稳态时 v_{O1} 的变化为多大？G_1 吸收或放出的峰值电流为多大？

D11.12　利用图 11.10 中的电路，用 CMOS 逻辑设计一个单稳态电路，$R_{on} = 100\ \Omega$，$V_{DD} = 5\ V$，$V_{th} = 0.4V_{DD}$。用 $C = 1\mu F$ 的电容产生一个脉宽 $T = 1$ s 的输出脉冲，则 R 应取多大？

D11.13　（a）利用练习 11.5 中给出的表达式推导 $V_{th} = V_{DD}/2$ 时图 11.15 所示的非稳态多谐振荡器的振荡频率 f_0 的表达式。

（b）求使得 $f_0 = 100$ kHz 的合适的 R 和 C。

11.14　用于实现图 11.15 中非稳态电路的 CMOS 门的开启电压的标称值为 0.5 V_{DD}，但因工艺原因在 0.4 V_{DD} 到 0.6 V_{DD} 之间变化。求 f_0 相应的（偏离标称值）变化范围，用标称值的百分比表示。（可以使用练习 11.5 中给出的表达式。）

*11.15　考虑在图 11.15 所示电路上做一个改动，在 C 和 R 的公共节点与输入节点 G_1 之间接入一个阻值等于 $10R$ 的电阻。这一电阻使得电压 v_{I1} 可升高到 V_{DD} 以上，或降低到地电压以下。画出改动过后 v_{I1} 的波形，并证明周期 T 为

$$T = CR \ln\left[\frac{2V_{DD} - V_{th}}{V_{DD} - V_{th}} \cdot \frac{V_{DD} + V_{th}}{V_{th}}\right]$$

11.16 考虑由 5 个反相器组成的环路振荡器，每个反相器的 $t_{PLH}=60$ ns，$t_{PHL}=40$ ns。画出其中的一个输出波形，并确定其频率以及输出高电平占整个周期的百分比。

11.17 一个由 11 个反相器组成的环路振荡器在 20 MHz 频率上振荡。试求反相器的传播延时。

11.3 节：半导体存储器的类型与结构

11.18 有一个 1 Mb 的方形存储阵列，重新组织其外围电路，使其能够读出 16 b 长的字。新设计所需的地址有多少位？

11.19 对于习题 11.18 中提到的存储器芯片，需要多少条由行译码器提供的字线？采用直接实现结构时，所需的读放大器/驱动器为多少？如果电源为 5 V，在 200 ns 周期时间内连续工作产生的功耗为 500 mW，且所有的功耗都是动态的，试估计任一周期内激活的逻辑状态对应的总电容值。假定 90%的功耗发生在阵列存取中，且位线提供了最大的电容，试计算本设计中每根位线以及每一位对应的电容值。如果采用更好的生产工艺以使存储阵列工作在 3 V 下，则在同样的功耗等级下，使用同样技术能够实现的最大存储阵列为多大？

11.20 一块由 Samsung 制造的 1 Gb 动态存储器（DRAM）使用 0.16 μm 和 2 V 的工艺，存储单元阵列占用了 21 mm × 31 mm 芯片面积的 50%。试估算存储单元的面积。如果两个存储单元形成一个正方形，试估算单元的尺寸。

11.21 一块由 Hitachi 制造的 1.5 V 的 1 Gb 试验动态 RAM（DRAM）采用 0.16 μm 的工艺，单元尺寸为 $0.38\times0.76\ \mu m^2$，芯片面积为 $19\times38\ mm^2$。I/O 连接、外围电路以及互联电路占用了多大的芯片面积？

11.22 一块 256 Mb RAM 芯片的读出位有 16 位，采用 16 个正方形单元阵列块的设计。块译码器、行译码器和列译码器的数据线各为多少条？

11.4 节：随机存储器（RAM）单元

D11.23 考虑图 11.18 中 SRAM 单元的写操作。相关电路部分如图 11.20 所示。设制造工艺参数为 $\mu_n/\mu_p=2.5$，$\gamma=0.5\ V^{1/2}$，$|V_{t0}|=0.8$ V，$2\phi_f=0.6$ V，$V_{DD}=5$ V。两个反相器都是匹配的，有 $(W/L)_1=(W/L)_3=n$，这里 n 表示器件尺寸最小时的 W/L 比。

（a）利用图 11.20（a）中的电路，求出 Q_5 可能的最小(W/L)（用 n 表示），使得节点 $\bar{Q}$ 被拉至 $V_{DD}/2$，即当 $v_{\bar{Q}}=2.5$V 时，$I_5=I_1$。

（b）利用图 11.20（b）中的电路，求出 Q_6 可能的最小(W/L)比（用 n 表示），使得节点 Q 被拉至 $V_{DD}/2$，即当 $v_Q=V_{DD}/2$ 时，$I_6=I_4$。

（c）因为 Q_5 和 Q_6 需要设计成具有相同的 W/L 比，在（a）和（b）得到的两个值中，若进行较为保守的设计，你会选哪个值？

（d）对于（c）中得到的值，以及 $n=2$，$\mu_nC_{ox}=50\mu A/V^2$，求 v_Q 变为 $V_{DD}/2$ 时所需的时间。设 $C_Q=50$ fF。

11.24 考虑图 11.20（a）中的电路，假定器件的尺寸和制造工艺参数与例题 11.2 给出的相同。我们希望求出 $C_{\bar{Q}}$ 进行充电时电压从 0 升高到 $V_{DD}/2$ 所需的时间间隔Δt。

（a）求Δt 开始时，I_5，I_1 和 $I_{C_{\bar{Q}}}$ 的值。

（b）求Δt 结束时，I_5，I_1 和 $I_{C_{\bar{Q}}}$ 的值。

（c）估算在时间间隔Δt 内 $I_{C_{\bar{Q}}}$ 的平均值。

（d）若 $C_{\bar{Q}}=50$ fF，估算Δt 的值。将这个结果与练习 11.9 中 v_Q 变为 $V_{DD}/2$ 所需的时间做一个比较。当 v_Q 或 $v_{\bar{Q}}$ 到达 $V_{DD}/2$ 后，正反馈过程才开始，由此估算延时是多大？

11.25 重新考虑例题 11.2 中对 SRAM 单元进行读操作的分析。这里，假定位和 $\overline{\text{位}}$ 线都预充电至 $V_{DD}/2$。同时考虑当字线电压达到 $V_{DD}/2$ 时 $C_{\bar{B}}$［参见图 11.19（a）］开始的放电过程。（字线的电阻和电容使其电压较缓地向 V_{DD} 增加。）使用类似于例题 11.2 的方法求出读延时。读延时定义为 $\bar{B}$ 线电压下降 0.2 V 所需的时间。假定所有工艺和器件参数与例题 11.2 中给出的相同。

11.26 对于一个 DRAM 设计，单元电容 $C_S=50$ fF，$V_{DD}=5$ V，V_t（包括衬底效应）= 1.4 V。每个单元对于位线而言都是一个 2 fF 的容性负载。若保证位线信号最小为 0.1 V，则一根位线上可以接入的单元最多为多少？要用到多少位行地址？如果读放大器的增益提高 5 倍，可以容纳的字线地址为多少位？

11.27 一个在 98%情况下可以使用的 DRAM，行列比为 2 比 1，周期时间为 20 ns，刷新周期为 8 ms，试估计其总存储容量。

11.28 一块动态存储器芯片的 $C_S=25$ fF，每个单元在位线上产生的电容为 1 fF，位线控制电路产生的电容为 12 fF。对于一个 1 Mb 的方形阵列，读存储值 1 时产生的位线信号为多少？读存储值 0 时呢？假定 $V_{DD}=5$ V，V_t（包括衬底效应）=1.5 V。注意，位线会被预充电至 $V_{DD}/2$。

11.29 对于一个电容为 20 fF 的 DRAM 单元，10 ms 内需要进行一次刷新。如果可以忍受电容上的信号损失 1 V，单元能够接受的最大漏电流为多大？

11.5 节：读放大器与地址译码器

D11.30 考虑图 11.23 中差分读放大器在读控制信号ϕ_s升高后的工作情况。假设位线上各产生一个 0.1 V 的平衡差分信号，每根位线的电容为 1 pF。设 $V_{DD}=3$ V，要使输出在 2 ns 内达到 $0.1V_{DD}$ 和 $0.9V_{DD}$（初始值分别为 $0.5V_{DD}+(0.1/2)$ V 和 $0.5V_{DD}-(0.1/2)$ V），放大器中每个反相器的 G_m 应为多大？如果反相器匹配，且$|V_t|=0.8$ V，$k_n'=3k_p'=75\,\mu\text{A/V}^2$，器件的宽度应为多少？如果输入信号为 0.2 V，放大器的响应时间为多大？

11.31 一个如图 11.23 所示的正反馈读放大器采用 0.5 μm 工艺制造，其中晶体管的$|V_t|=0.8$ V，$k_n'=2.5k_p'=100\,\mu\text{A/V}^2$，$V_{DD}=3.3$ V，$(W/L)_n=6\,\mu\text{m}/1.5\,\mu\text{m}$，$(W/L)_p=15\,\mu\text{m}/1.5\,\mu\text{m}$。求每个反相器的 G_m。若一根位线的电容为 0.8 pF，输出端达到 $0.9V_{DD}$ 所需时延为 2 ns，试求两根位线间所需的差分电压值。如果延时增加 1 ns，可以处理什么输入信号？在延时增加和输入信号保持初始电平的情况下，位线电容以及相应的位线长度可以增加百分之多少？如果存储单元产生一个恒定电流对位线电容进行充电，从而建立起读放大器所需的差分电压信号需要的时间是 5 ns，增长位线时这个时间将增大到多少？

D11.32 （a）对于图 11.23 中的读放大器，证明位线达到 $0.9V_{DD}$ 和 $0.1V_{DD}$ 时所需时间为 $t_d=(C_B/G_m)\ln(0.8V_{DD}/\Delta V)$，其中$\Delta V$ 是两根位线间的初始差分电压。

（b）如果要把读放大器的响应时间减少一半，所有晶体管的宽度必须增大多少倍？

（c）对于某一具体设计，$V_{DD}=5$ V，$\Delta V=0.2$ V，要使ΔV 减小 4 倍而 t_d 保持不变，所有晶体管的宽度必须增大多少倍？

D11.33 要求设计一个如图11.23所示的读放大器，使其能够和采用图11.25中虚设单元技术的DRAM一同工作。存储 0 时 DRAM 提供的读出电压为−100 mV，存储 1 时为+40 mV。读放大器需要最多在 5 ns 内提供 2 V 的差分输出电压。试求反相放大器中晶体管的 W/L 比，假定制造工艺参数为 $k_n' = 2.5k_p' = 100\,\mu A/V^2$，$|V_t| = 1$ V，$V_{DD} = 5$ V。每根位线的电容为 1 pF。当读 0 时放大器的响应时间是多少？读 1 时呢？

11.34 考虑一个 512 行的或非译码器。这个译码器对应了多少位地址？它有多少根输出线？或非阵列需要多少根输入线？这样一个电路需要多少个 NMOS 和 PMOS 晶体管？

11.35 对于图 11.27 中的列译码器，256 Kb 的方形阵列需要多少位列地址？多路开关中需要多少个 NMOS 传输晶体管？或非译码器中需要多少个 NMOS 晶体管？多少个 PMOS 晶体管？总共需要多少个 NMOS 和 PMOS 晶体管？

11.36 考虑图 11.28 所示的用于一个 256 Kb 方形阵列的树状列译码器。这里需要有多少位地址？用到的传输门要有多少层？总共需要多少个传输晶体管？

11.6 节：只读存储器 (ROM)

11.37 写出图 11.29 中 ROM 存储的 8 个字。

D11.38 设计一个(16 × 4)ROM 的位图，存储两个 2 b 变量相乘得到的 4 b 结果。仿照图 11.29 的形式，给出实现 ROM 阵列的电路。

11.39 考虑图 11.29 中的动态 ROM，其中 PMOS 器件的栅极连接到预充电控制信号 ϕ。设所有 NMOS 器件的 $W/L = 3\,\mu m/1.2\,\mu m$，所有 PMOS 器件的 $W/L = 12\,\mu m/1.2\,\mu m$。假定 $k_n' = 3k_p' = 90\,\mu A/V^2$，$V_{tn} = -V_{tp} = 1$V，$V_{DD} = 5$ V。

（a）在预充电过程中，ϕ 降为 0 V。试估算将一根位线从 0 V 充电至 5 V 所需的时间。将位线电压从 0 V 上升到 5 V 的过程进行一半（即 2.5 V）时由 PMOS 晶体管提供的电流作为平均充电电流。位线的电容为 1 pF。注意，此时所有的 NMOS 管晶体都处于截止状态。

（b）在预充电结束且 ϕ 恢复为 V_{DD} 后，行译码器升高选定字线的电压。考虑到字线的电压、电容均为有限值，电压按指数规律升高至 V_{DD}。如果每条多晶硅字线的电阻为 5 kΩ，字线与地之间的电容为 2 pF，则字线电压从 10%上升到 90%所需的时间为多少？经过一个时间常数后的电压为多少？

（c）我们将字线电压按指数规律上升的过程近似为字线电压从 0 上升到经过一个时间常数后电压的阶跃变化过程。试求一个 NMOS 晶体管对位线放电时电压下降 1 V 所需的时间 Δt。

11.7 节：射极耦合逻辑（ECL）

D11.40 考虑图 P11.40 中的 ECL 电路，所有晶体管在发射极电流为 I 时的 V_{BE} 均为 0.75 V，而且 β 值很大。

（a）求 V_{OH} 和 V_{OL}。

（b）当输入 B 足够低且使得 Q_B 截止时，A 处的电压为多少时可使 $I/2$ 流过 Q_R？

（c）若流过 Q_R 的电流为 $0.99I$，重复（b）。

（d）若流过 Q_R 的电流为 $0.01I$，重复（c）。

（e）利用（c）和（d）的结果确定 V_{IH} 和 V_{IL}。

（f）求 NM_H 和 NM_L。

（g）求使得噪声容限等于过渡区域宽度（$V_{IH} - V_{IL}$）的 IR 的值。

（h）利用（g）中求得的 IR，求出该 ECL 门的 V_{OH}，V_{OL}，V_{IH}，V_{IL} 和 V_R 的数值。

*11.41　三个逻辑反相器连接成环。这类门电路的参数是：高电平到低电平输出转换的传播延时为 3 ns，低电平到高电平的转换为 7 ns。假设一个门的输入端因某种原因从低电平变为高电平。试画出三个门输出端的波形，并根据它们的相对位置说明这个电路的工作类似于振荡器。这个环形振荡器的振荡频率是多少？在每个周期中输出高电平和低电平的时间各有多长？



图 P11.40

*11.42　利用习题 11.41 中环形振荡器的思想考虑由 5 个 ECL 100K 反相器组成的环路。假定反相器的上升和下降沿都为直线（因此波形为梯形）。设 0 到 100%的上升和下降时间均为 1 ns。同时，设传输延时（两种转换情况下）都等于 1 ns。试画出 5 个输出信号的波形并提供相对相位信息。振荡频率是多少？

*11.43　利用图 11.34 和图 11.44 中说明的 ECL 组成逻辑和电路的灵活性，画出一个 ECL 逻辑电路以实现异或逻辑功能 $Y = \overline{A}B + A\overline{B}$。

*11.44　图 11.36 中电路的传输特性如图 11.37 所示。求传输特性曲线上 x，m 和 y 点处从输入到或输出的增量电压增益。假定 β=100。利用练习 11.20 的结果，设 x 点处的输出为–1.77 V，y 点处为–0.88 V。提示：x 和 y 处的电流按 1%和 99%分流。

11.45　图 11.36 中电路的传输特性如图 11.37 所示。试求 V_{IH} 和 V_{IL}，x 和 y 分别被定义为发生两种情况的点：

（a）电流 I_E 的 90%被切换。

（b）电流 I_E 的 99.9%被切换。

11.46 对于图 11.36 中的对称负载电路，取典型输出信号电平（$V_{OH}=-0.88$ V 和 $V_{OL}=-1.77$ V），求全部负载电阻 R_T 和全部输出跟随器的功率损耗。单个 ECL 输出接上对称终端时的总功耗是多少？

11.47 考虑图 11.38 中的电路，要使噪声容限 NM_H 降低 50%，Q_2 的 β 值应为多大？

*11.48 一个 ECL 门的反向输出端通过一个 50 Ω的电阻接到–2 V 的电源。将总负载电容记为 C。当门的输入端电压升高时，输出射极跟随器截止，负载电容 C 通过 50 Ω的负载放电（直到射极跟随器重新导通为止）。试求使放电时间为 1 ns 的 C 的值。假设两个输出电平为–0.88 V 和–1.77 V。

11.49 对于上升和下降时间为 3.5 ns 的信号，当要求上升时间与返回时间之比为 5 比 1 时，未接终端的门和门之间的连接导线有多长？假设导线的周围环境决定信号以三分之二的光速传播（也就是 30 cm/ns）。

*11.50 对于图 P11.50 中的电路，设输入 A，B，C 和 D 的电平为 0 或+5 V。当所有输入为 0 V 时，E 处的电压为多少？当 A 和 C 升高到+5 V 时，E 处的电压为多少？假定 $|V_{BE}|=0.7$ V，$\beta=50$。将 E 表示为 A，B，C 和 D 的逻辑函数。



图 P11.50

11.8 节：BiCMOS 数字电路

11.51 考虑图 11.45（a）中的 BiCMOS 电路，设 $V_{DD}=5$ V，$|V_t|=1$ V，$V_{BE}=0.7$ V，$\beta=100$，$k_n'=2.5k_p'=100\,\mu$A/V^2，$(W/L)_n=2\mu$m/1μm。若 $v_I=v_O=V_{DD}/2$，求使 $I_{EQ1}=I_{EQ2}$ 的 $(W/L)_p$。该图腾柱电路的静态电流是多少？

11.52 考虑图 11.45（a）中的 BiCMOS 电路，条件同习题 11.51。如果 Q_N 和 Q_P 的 $W/L=2\mu$m/1μm，反相器的开启电压是多少？当 v_I 等于开启电压时图腾柱电路流过的电流为多少？

D11.53 考虑图 11.45（c）电路中 R_1 和 R_2 的选择。在选择时最重要的考虑因素是要使基极驱动电流的损失尽可能小。当流过 Q_N 和 Q_P 的电流较小时，这个损失就显得尤为重要。同样，在相关 MOS 晶体管工作在变阻区（比如当$|v_{DS}| = |V_t|/3$ 时）的情况下，当处于输出信号摆幅最低值时，这种情况也会发生。试确定 R_1 和 R_2 的值，使得基极电流的损失不超过 50%。比值 R_1/R_2 是多少？如果损失不超过 20%，重新进行上述计算。

11.54 对于图 11.45（a）中的电路，参数值同习题 11.51 中给出的值，且$(W/L)_n = (W/L)_p$，试估算负载电容为 2 pF 时的传播延时 t_{PLH}，t_{PHL} 和 t_P。假设内部节点的电容对结果影响不大。使用电容充电和放电电流的均值来求解。

11.55 对于图 11.45（e）中的电路，假定 $R_1 = R_2 = 5\ \text{k}\Omega$，重做习题 11.54。

D11.56 考虑图 11.46 中一个与非门的动态响应，设外部负载电容较大。如果最差情况下的响应与图 11.45（e）中的反相器相同，则 Q_{NA}，Q_{NB} 和 Q_N 与 Q_{PA}，Q_{PB} 和 Q_P 之间(W/L)比的相互关系是什么？

D11.57 画出一个二输入 BiCMOS 或非门的电路。如果负载接一个较大的电容，门电路最差情况下的延时等于图 11.45（e）中反相器的值，求每个晶体管的 W/L，用$(W/L)_n$ 和$(W/L)_p$ 表示。

第 12 章　滤波器与调谐放大器

引言

这一章将介绍通信和仪表系统中很重要的一类模块电路：电子滤波器。滤波器的设计是仅有的从性能规范开始到电路实现为止都具备完整设计理论的工程设计之一。滤波器设计的详细内容可以写一本书，事实上这样的教材已经有了。由于篇幅有限，我们将有选择地集中讨论几个主题，给读者提供关于滤波器设计的概述以及常用的滤波器电路和设计方法。

最早的滤波器实现技术采用的是电感和电容，相应的电路也称为无源 LC 滤波器。这种电路在高频工作时性能较好，而在低频（直流~100 kHz）工作时性能却很不理想，原因是此时需要的电感量相当大，体积也很大。更严重的是，大电感是不可能单片集成的，因此也无法和现代技术相结合以构造电子系统，所以人们对不采用电感来实现滤波器的做法产生了兴趣。在很多种无电感滤波器中，我们要介绍的是 RC 滤波器和开关电容滤波器。

有源 RC 滤波器使用运算放大器并结合电阻和电容，制作时采用分立的、混合厚膜或者混合薄膜技术。但对大批量生产而言，这种技术所产生的经济效益不如单片集成工艺大。现在最可行的单片集成滤波器电路的实现采用的是开关电容技术。

本章的最后将介绍收音机和电视机中广泛使用的调谐放大器。虽然调谐放大器也属于带通滤波器，然而对其进行单独的介绍是因为它的设计方法有些不同。

12.1　滤波器传输、分类和规范

12.1.1　滤波器传输

我们要介绍的滤波器是一个线性电路，可以用通用的二端口网络来表示，如图 12.1 所示。滤波器传输函数是指输出电压 $V_o(s)$对输入电压 $V_i(s)$的比值：

$$T(s) \equiv \frac{V_o(s)}{V_i(s)} \tag{12.1}$$

要了解滤波器的传输特性，需要将物理频率 $s = j\omega$ 代入，并用幅度和相位来表示传递函数：

$$T(j\omega) = |T(j\omega)| e^{j\phi(\omega)} \tag{12.2}$$

幅度特性通常用分贝（dB）表示，称为增益函数：

$$G(\omega) \equiv 20\log|T(j\omega)|, \text{dB} \tag{12.3}$$

或者表示为衰减函数：

$$A(\omega) \equiv -20\log|T(j\omega)|, \text{dB} \tag{12.4}$$

滤波器将输入信号的频谱$|V_i(j\omega)|$根据传输函数的幅度特性$|T(j\omega)|$成形为输出电压的频谱 $V_o(j\omega)$：

$$|V_o(j\omega)| = |T(j\omega)||V_i(j\omega)| \tag{12.5}$$

同样，当信号经过滤波器后，它的相位特性也会根据相位函数 $\phi(\omega)$ 进行调整。



图 12.1　本章介绍的滤波器是线性电路，可以用二端口网络表示。滤波器传输函数 $T(s) \equiv V_o(s)/V_i(s)$

12.1.2　滤波器分类

这里我们特别要关注一下滤波器的选频特性：能通过的信号的频谱只存在于特定的一个区域内，而不能通过的信号的频谱则存在于特定区域之外。这样的滤波器有一个理想的频段特性，传输函数的幅度特性为 1（对应滤波器的通带）和 0（对应滤波器的阻带）。参见图 12.2，4 种理想滤波器的传输特性均在图中表示出来：低通（LP）如图 12.2（a）所示，高通（HP）如图 12.2（b）所示，带通（BP）如图 12.2（c）所示，带阻（BS）如图 1 2.2（d）所示。由垂直边界表示的理想传输特性也称为砖墙响应。



(a) 低通(LP)



(b) 高通(HP)



(c) 带通(BP)



(b) 带阻(BS)

图 12.2　4 种主要滤波器的理想传输特性：（a）低通（LP）；（b）高通（HP）；（c）带通（BP）；（d）带阻（BS）

12.1.3　滤波器规范

滤波器设计的第一步是由设计者根据所设计滤波器的性能要求来规范传输函数。实际的传输函数不具备图 12.2 所示的性能，因为实际的物理电路不可能实现理想特性。图 12.3 所示的是一个实际低通滤波器的传输特性。观察发现，实际电路不能实现在通带范围内的常数传输，所以允许在理想 0 dB 附近有波动传输，但波动的上限是 A_{max} (dB)。根据不同的应用，A_{max} 的典型值是

0.05 dB 到 3 dB。同样，实际电路也不可能提供阻带内所有频率点上的零传输，规范允许阻带内可以有信号传输，但要求阻带内的信号与通带信号相比其衰减至少是 A_{min}(dB)。根据不同的应用，A_{min} 的典型值在 20 dB 到 100 dB 之间。



图 12.3 低通滤波器传输特性的规范。图中给出了满足规范要求的滤波器幅频特性

由于实际电路的传输特性在通带的边界处不可能急剧变化，因此图 12.3 所示的传输特性提供了一段频率区间，在这段区间内，信号的衰减从 0 dB 开始增加到 A_{min}。过渡段的起始频率是通带的边界ω_p，终止频率是阻带边界ω_s。比值ω_s/ω_p代表低通滤波器响应的尖锐性，也称为选择性。为方便起见，通带传输特性的幅度规定为 0 dB，最终的实际电路一般都有通带增益，但不改变选择性。

总之，低通滤波器的参数规范需要确定以下 4 个参数：

1. 通带边界频率ω_p
2. 通带内传输的最大变化值 A_{max}
3. 阻带边界频率ω_s
4. 阻带内衰减的最小值 A_{min}

A_{max} 设计得越小、A_{min} 设计得越大且比值ω_s/ω_p越接近于 1，设计得到的滤波器传输特性就越接近于理想滤波器。但是这样的实际滤波器必定阶数很高，电路很复杂，价格也很贵。

除了要对滤波器传输的幅度特性加以规范外，很多应用也需要对相位特性进行规范，同时考虑幅度和相位将使滤波器的设计变得很复杂。

以上讨论了滤波器的规范问题，接下来的设计就是寻找传输函数，它的幅度特性能够满足规范的要求。为此，幅频响应曲线只能位于图 12.3 的非阴影区内。图中的曲线是正好满足规范要求的滤波器特性曲线，对这个特定的滤波器，观察发现通带内的波纹具有等幅度值，即都等于 A_{max}。A_{max} 也称为通带波纹，ω_p 也称为波纹带宽。特定滤波器的响应在阻带内也同样存在这样的波纹，而且峰值均相等，因此阻带衰减取得相同的规范值 A_{min}，因而这个特定滤波器的响应在通带和阻带内均具有等波纹特性。

获取满足规范要求的滤波器传输函数的过程也称为滤波器近似。滤波器近似通常借助于计算

机软件（Snelgrove，1982；Ouslis and Sedra，1995）或滤波器设计表（Zverev，1967）来完成。我们可以利用闭合形式的表达式进行简单分析，这部分内容将在 12.3 节阐述。

最后，图 12.4 所示的是带通滤波器的设计规范以及满足此规范的一个实际电路的传输特性曲线。该例子的逼进函数在通带内没有出现波纹，在中心频率的两边信号是单调下降的，在通带的两个边界处取得最大允许偏差。



图 12.4　带通滤波器传输特性的规范。图中给出了满足规范要求的滤波器幅频特性。注意这个特别的滤波器，它的幅频特性在通带峰值频率两边的传输是单调下降的

练习 12.1　求用分贝（dB）表示的衰减量，对应的滤波器传输值是：1，0.99，0.9，0.8，0.7，0.5，0.1，0。

答案：0，0.1，1，2，3，6，20，∞(dB)

练习 12.2　如果通带内的传输保持在常数值的±5%以内，阻带内的传输不超过通带的 1%，求 A_{max} 和 A_{min}。

答案：0.9 dB；40 dB

12.2　滤波器传输函数

滤波器传输函数可以写成两个多项式的比值：

$$T(s)=\frac{a_M s^M+a_{M-1}s^{M-1}+\cdots+a_0}{s^N+b_{N-1}s^{N-1}+\cdots+b_0} \tag{12.6}$$

分母多项式的次数 N 也叫做滤波器的阶数。为使滤波器电路稳定，分子多项式的次数必须小于等于分母多项式的次数，即：$M \leqslant N$。分子和分母多项式的系数 $a_0, a_1, \ldots, a_M$ 和 $b_0, b_1, \ldots, b_{N-1}$ 都是实数。我们可以对分子和分母多项式进行因式分解，这时 $T(s)$可以表示为

$$T(s)=\frac{a_M(s-z_1)(s-z_2)\cdots(s-z_M)}{(s-p_1)(s-p_2)\cdots(s-p_N)} \tag{12.7}$$

分子多项式的根 $z_1, z_2, \ldots, z_M$ 是传输函数的零点，或者称为传输零点；分母多项式的根

$p_1, p_2, \ldots, p_N$ 是传输函数的极点，或者称为自然模数[①]。每一个传输零点和极点可以是实数，也可以是复数。复数零极点一定是成对出现的，即为共轭复数对。这样，如果 $-1+j2$ 是零点的话，$-1-j2$ 也一定是零点。

滤波器阻带内的传输函数要求等于零或者很小，所以滤波器在阻带频率上的传输零点通常都位于 $j\omega$ 轴上。如同图 12.3 所示的一个实际电路的传输特性，在阻带的两个频率点 ω_{t1} 和 ω_{t2} 上，衰减达到无穷（零传输）。即滤波器传输函数必须要有两个零点，它们分别位于 $s=+j\omega_{t1}$ 和 $s=+j\omega_{t2}$。然而复数零点必须是成对出现的，所以传输函数应该还有另外两个零点：$s=-j\omega_{t1}$ 和 $s=-j\omega_{t2}$。那么分子多项式就有这四个因子的乘积项 $(s+j\omega_{t1})(s-j\omega_{t1})(s+j\omega_{t2})(s-j\omega_{t2})$，也可以写成 $(s^2+\omega_{t1}^2)(s^2+\omega_{t2}^2)$。当 $s=j\omega$（物理频率）时，分子多项式成为 $(-\omega^2+\omega_{t1}^2)(-\omega^2+\omega_{t2}^2)$，它有位于 $\omega=\omega_{t1}$ 和 $\omega=\omega_{t2}$ 的零点。

继续看图 12.3 所示的例子。我们发现当 ω 趋近于∞时，传输特性的幅度将下降至−∞，即滤波器含有一个或多个位于 $s=\infty$ 的零点。通常，传输零点的个数是由分母和分子多项式的最高次数 N 和 M 的差决定的。这是因为当 s 趋近于∞时，$T(s)$ 趋近于 a_M/s^{N-M}，也就是说有 $N-M$ 个 $s=\infty$ 的零点。

为了使滤波器电路稳定，所有的极点都必须位于 s 平面的左半部，即 $p_1, p_2, \ldots, p_N$ 都具有负的实部。图 12.5 所示的是低通滤波器的典型零极点图，它的传输函数具有图 12.3 所示的传输特性。我们假设滤波器是 5 阶的（$N=5$）。它有两对共轭复数极点和一个实数极点，共 5 个极点。所有的极点都位于通带频率附近，从而保证通带内的传输最大。5 个零点是 $s=\pm j\omega_{t1}$，$s=\pm j\omega_{t2}$ 和 $s=\infty$。这样该滤波器的传输函数为

$$T(s)=\frac{a_4(s^2+\omega_{t1}^2)(s^2+\omega_{t2}^2)}{s^5+b_4s^4+b_3s^3+b_2s^2+b_1s+b_0} \tag{12.8}$$



图 12.5　传输特性如图 12.3 所示的低通滤波器的零极点图。这是一个 5 阶滤波器（$N=5$）

我们再来看另一个例子，考虑具有图 12.4 所示的带通滤波器的幅频响应。滤波器的传输零点位于 $s=\pm j\omega_{t1}$ 和 $s=\pm j\omega_{t2}$，此外还有一个或多个位于 $s=0$ 和 $s=\infty$（因为当 ω 趋近于 0 和∞时，

① 本章中极点和自然模式这两个名词可交换使用。

传输特性的幅度降至 0）的零点。假设 $s=0$ 和 $s=\infty$ 的地方各有一个零点，则滤波器必定是 6 阶的，传输函数具有以下的形式：

$$T(s)=\frac{a_5 s(s^2+\omega_{l1}^2)(s^2+\omega_{l2}^2)}{s^6+b_5 s^5+\cdots+b_0} \tag{12.9}$$

该滤波器的零极点图如图 12.6 所示。



图 12.6　传输特性如图 12.4 所示的带通滤波器的零极点图。这是一个 6 阶滤波器（$N=6$）

第三个也是最后一个例子考虑的是低通滤波器，它的传输特性如图 12.7（a）所示。该例中不存在有限频率点上衰减为无限值（传输为零）的情况，所以传输函数可能的零点均位于 $s=\infty$ 处。如果是这样的话，传输函数就具有如下的形式：

$$T(s)=\frac{a_0}{s^N+b_{N-1}s^{N-1}+\cdots+b_0} \tag{12.10}$$

这样的滤波器又称为全极点滤波器。典型的 5 阶全极点低通滤波器的零极点图如图 12.7（b）所示。

本章所涉及的大多数滤波器的传输零点几乎全部位于 $j\omega$ 轴上，包括 $\omega=0$ 和 $\omega=\infty$[①]。为了得到高选择性的滤波器电路，要求所有的极点都是共轭复数（除了奇次阶数的滤波器，它必有一个极点位于实轴上）。最后我们注意到，滤波器响应的选择性越高，要求它的阶数就越高，极点就越靠近 $j\omega$ 轴。

练习 12.3　两阶滤波器的极点为 $s=-(1/2)\pm j(\sqrt{3}/2)$。在 $\omega=2$ rad/s 时实现零传输，直流（$\omega=0$）时传输为 1。求传输函数。

答案： $T(s)=\dfrac{1}{4}\dfrac{s^2+4}{s^2+s+1}$

① 很明显，低通滤波器不可能有 $\omega=0$ 的传输零点。同样，高通滤波器不可能有 $\omega=\infty$ 的传输零点。



图 12.7 （a）5 阶低通滤波器的传输特性，所有传输零点均位于无限远处；（b）（a）中所示滤波器的零极点图

练习 12.4 一个 4 阶滤波器在$\omega=0$，$\omega=2$ rad/s 和$\omega=\infty$时实现零传输。极点是$-0.1\pm j0.8$ 和$-0.1\pm j1.2$。求 $T(s)$。

答案： $T(s)=\dfrac{a_3 s(s^2+4)}{(s^2+0.2s+0.65)(s^2+0.2s+1.45)}$

练习 12.5 求三阶全极点低通滤波器的传输函数。它的极点位于原点为圆心、半径为 1 rad/s 的圆上，复数极点和 $j\omega$ 轴的夹角为 30°，直流增益为 1，证明$|T(j\omega)|=1/\sqrt{1+\omega^6}$；求$\omega_{3dB}$频率；当$\omega=3$ rad/s 时，衰减为多少？

答案： $T(s)=1/(s+1)(s^2+s+1)$；1 rad/s；28.6 dB

12.3 巴特沃斯与切比雪夫滤波器

本节将介绍两种用于逼近低通滤波器传输特性的函数。一旦确定闭合形式的传输函数表达式中的参数，就可以完成逼近，而且设计时不再需要借助于计算机或滤波器设计表。但是这种方法只适用于简单应用。

尽管我们的讨论只是针对低通滤波器的，但是所提供的逼近函数也可以应用于其他类型的滤波器设计中，只是要利用一下频率变换［参见 Sedra 和 Brackett（1978）］。

12.3.1 巴特沃斯滤波器

图 12.8 所示的是巴特沃斯[①]滤波器的幅频响应特性。在$\omega=\infty$的地方，所有零点都呈现单调下降的传输特性，表明滤波器是一个全极点系统。设通带边界为ω_p，N 阶巴特沃斯滤波器的幅频响应函数为

① 巴特沃斯滤波器逼近用英国工程师 S. Butterworth 的名字命名，他在 1930 年首先使用了该电路。

$$|T(j\omega)| = \frac{1}{\sqrt{1+\epsilon^2\left(\frac{\omega}{\omega_p}\right)^{2N}}} \tag{12.11}$$

在 $\omega = \omega_p$ 处，

$$|T(j\omega_p)| = \frac{1}{\sqrt{1+\epsilon^2}} \tag{12.12}$$

其中，参数 ϵ 根据下式决定了通带传输时的最大变化值 $A_{\max}$：

$$A_{\max} = 20\log\sqrt{1+\epsilon^2} \tag{12.13}$$

同样，给定 $A_{\max}$，ϵ 由下式确定：

$$\epsilon = \sqrt{10^{A_{\max}/10}-1} \tag{12.14}$$

我们观察到巴特沃斯滤波器在通带内传输的最大偏差（与理想单位值相比）只出现在通带边界处，而且前面的 $2N-1$ 个导数在 $\omega=0$ 时也等于 0［参见 Van Valkenburg(1980)］。这个特性表明巴特沃斯滤波器在 $\omega = 0$ 附近的响应非常平坦，因此也称为最大平坦响应。随着阶数 N 的增加，响应的平坦程度也增加，如图 12.9 所示。该曲线反映了我们所预期的结论：随着阶数 N 的增加，滤波器的响应更接近于理想的砖墙响应。



图 12.8　巴特沃斯滤波器的幅频特性

在阻带边界，即 $\omega = \omega_s$ 处，巴特沃斯滤波器的衰减函数为

$$\begin{aligned} A(\omega_s) &= -20\log[1/\sqrt{1+\epsilon^2(\omega_s/\omega_p)^{2N}}] \\ &= 10\log[1+\epsilon^2(\omega_s/\omega_p)^{2N}] \end{aligned} \tag{12.15}$$

上式可以用来确定滤波器的阶数，即满足 $A(\omega_s) \geqslant A_{\min}$ 时的最小整数 N。



图 12.9　不同阶数的巴特沃斯滤波器幅频响应，$\epsilon = 1$。注意，阶数越高，传输特性越接近于理想砖墙特性

N 阶巴特沃斯滤波器的极点由图 12.10（a）所示的结构来确定。极点位于半径为 $\omega_p(1/\epsilon)^{1/N}$ 的圆上，极点之间具有等夹角π/N，第一个极点与$+j\omega$ 的夹角为$\pi/2N$。由于所有极点到原点的距离相等，因此它们的频率都为 $\omega_0 = \omega_p(1/\epsilon)^{1/N}$，图 12.10（b），（c）和（d）分别是 $N=2$、3 和 4 的巴特沃斯滤波器的极点图。一旦得到了 N 个极点，传输函数即可表示为

$$T(s) = \frac{K\omega_0^N}{(s-p_1)(s-p_2)\cdots(s-p_N)} \qquad (12.16)$$

其中，K 是常数且等于滤波器的直流增益。

现将满足图 12.3 所示传输特性的巴特沃斯滤波器传输函数的求解过程总结如下：

1. 由式（12.14）确定ϵ。
2. 利用式（12.15）确定滤波器的阶数 N，它是满足 $A(\omega_s) \geqslant A_{\min}$ 时的最小整数。
3. 根据图 12.10（a）确定 N 个极点。
4. 利用式（12.16）写出 $T(s)$。

例题 12.1　求巴特沃斯滤波器的传输函数，要求具有以下低通滤波器的传输特性：$f_p = 10$ kHz，$A_{\max} = 1$ dB，$f_s = 15$ kHz，$A_{\min} = 25$ dB，直流增益等于 1。

解：将 $A_{\max} = 1$ dB 代入式（12.14），得到$\epsilon = 0.5088$。然后利用式（12.15）确定滤波器的阶数 N。通过多次对 N 的测试，我们发现 $N=8$ 时，$A(\omega_s) = 22.3$ dB；$N=9$ 时，$A(\omega_s) = 25.8$ dB。所以选择 $N=9$。

图 12.11 给出了确定极点的极坐标图，所有极点的频率均为 $\omega_0 = \omega_p(1/\epsilon)^{1/N} = 2\pi \times 10 \times 10^3\ (1/0.5088)^{1/9} = 6.773 \times 10^4$ rad/s，第一个极点 p_1 为

$$p_1 = \omega_0(-\cos 80° + j\sin 80°) = \omega_0(-0.1736 + j0.9848)$$

结合 p_1 及其共轭复数极点 p_9，在传输函数的分母多项式中将产生因子 $(s^2 + s0.3472\omega_0 + \omega_0^2)$，对

其他共轭复数极点对进行同样的处理，并利用式（12.16），可以得到传输函数的完整表达式：

$$T(s)=\frac{\omega_0^9}{(s+\omega_0)(s^2+s1.8794\omega_0+\omega_0^2)(s^2+s1.5321\omega_0+\omega_0^2)} \times\frac{1}{(s^2+s\omega_0+\omega_0^2)(s^2+s0.3472\omega_0+\omega_0^2)} \tag{12.17}$$



图 12.10　N 阶巴特沃斯滤波器极点频率的构造图。所有极点均位于 s 平面左半部半径为（$\omega_0=\omega_p(1/\epsilon)^{1/N}$）的圆上，其中 ϵ 是通带波动参数（$\epsilon=\sqrt{10^{A_{max}/10}-1}$）：（a）通用情况；（b）$N=2$；（c）$N=3$；（d）$N=4$



图 12.11　例题 12.1 中 9 阶巴特沃斯滤波器的极点 ■

12.3.2　切比雪夫滤波器

图 12.12 所示的是偶数阶和奇数阶切比雪夫滤波器[①]的传输特性曲线。切比雪夫滤波器在通带内呈现等波纹响应，在阻带内呈现单调下降的特性。在$\omega = 0$时，奇数阶滤波器的$|T(0)| = 1$，而偶数阶滤波器却具有最大的幅度偏差。两种滤波器在通带内最大点和最小点的个数等于滤波器的阶数 N。切比雪夫滤波器的所有零点均位于$\omega = \infty$处，使其成为全极点滤波器。



图 12.12　切比雪夫滤波器的传输特性：（a）偶数阶；（b）奇数阶

① 以俄国数学家 P. L. Chebyshev 的名字命名，他在 1899 年研究蒸汽机构造时用到了这些函数。

ω_p 是 N 阶切比雪夫滤波器通带的边界（波纹带宽），其幅频特性由下式给出：

$$|T(j\omega)| = \frac{1}{\sqrt{1+\epsilon^2 \cos^2[N\cos^{-1}(\omega/\omega_p)]}}，这里 \omega \leqslant \omega_p \tag{12.18}$$

和

$$|T(j\omega)| = \frac{1}{\sqrt{1+\epsilon^2 \cosh^2[N\cosh^{-1}(\omega/\omega_p)]}}，这里 \omega \geqslant \omega_p \tag{12.19}$$

在 $\omega = \omega_p$ 时，幅频特性为

$$|T(j\omega_p)| = \frac{1}{\sqrt{1+\epsilon^2}}$$

因此，参数 ϵ 可以根据下式确定波纹的幅度：

$$A_{\max} = 10\log(1+\epsilon^2) \tag{12.20}$$

反过来，给定 $A_{\max}$，ϵ 则由下式求出：

$$\epsilon = \sqrt{10^{A_{\max}/10} - 1} \tag{12.21}$$

切比雪夫滤波器在阻带边界 $\omega = \omega_s$ 处的衰减可利用式（12.19）得到：

$$A(\omega_s) = 10\log[1+\epsilon^2 \cosh^2(N\cosh^{-1}(\omega_s/\omega_p))] \tag{12.22}$$

借助于计算器，上式可以用来确定滤波器阶数 N，它是满足 $A(\omega_s) \geqslant A_{\min}$ 时的最小整数，$A_{\min}$ 是滤波器的设计规范参数。如同巴特沃斯滤波器，当切比雪夫滤波器的阶数 N 增加时，其幅频响应更接近于理想的低通砖墙响应。

切比雪夫滤波器的极点由下式给出：

$$\begin{aligned} p_k = &-\omega_p \sin\left(\frac{2k-1}{N}\frac{\pi}{2}\right)\sinh\left(\frac{1}{N}\sinh^{-1}\frac{1}{\epsilon}\right) \\ &+ j\omega_p \cos\left(\frac{2k-1}{N}\frac{\pi}{2}\right)\cosh\left(\frac{1}{N}\sinh^{-1}\frac{1}{\epsilon}\right) \qquad k = 1, 2, \ldots, N \end{aligned} \tag{12.23}$$

最后，可以写出切比雪夫滤波器的传输函数如下：

$$T(s) = \frac{K\omega_p^N}{\epsilon 2^{N-1}(s-p_1)(s-p_2)\cdots(s-p_N)} \tag{12.24}$$

其中，K 代表滤波器的直流增益。

当给定的低通滤波器的传输特性如图12.3 所示并且采用切比雪夫滤波器来逼近该传输特性时，其步骤总结如下：

1. 由式（12.21）确定 ϵ。
2. 利用式（12.22）确定滤波器的阶数 N。
3. 利用式（12.23）得到滤波器的极点频率。
4. 最后由式（12.24）得到传输函数。

切比雪夫提供了比巴特沃斯更为有效的逼近过程，即对相同阶数和 $A_{\max}$ 值的滤波器，切比雪夫滤波器在阻带内的衰减要优于巴特沃斯。或者说，为了满足相同的设计规范参数，切比雪夫滤波器的阶数要低于巴特沃斯滤波器。以下的例题可以说明这一点。

例题 12.2 低通滤波器性能满足例题 12.1 中的要求，即，$f_p = 10\ \text{kHz}$，$A_{\max} = 1\ \text{dB}$，$f_s = 15\ \text{kHz}$，$A_{\min} = 25\ \text{dB}$，直流增益等于 1。采用切比雪夫滤波器逼近求出滤波器的传输函数。

解：将 $A_{\max} = 1\ \text{dB}$ 代入式（12.21），求解得到 $\epsilon = 0.5088$。通过多次测试式（12.22）中的 N 值，我们发现当 $N = 4$ 时，$A(\omega_s) = 21.6\ \text{dB}$；$N = 5$ 时，$A(\omega_s) = 29.9\ \text{dB}$，所以我们选择 $N = 5$。而在例题 12.1 中，满足性能要求的巴特沃斯滤波器的 N 必须等于 9。

将 N 代入式（12.23），可得到极点频率如下：

$$p_1,\ p_5 = \omega_p(-0.0895 \pm j0.9901)$$
$$p_2,\ p_4 = \omega_p(-0.2342 \pm j0.6119)$$
$$p_5 = \omega_p(-0.2895)$$

将极点频率代入式（12.24），得到传输函数如下：

$$T(s) = \frac{\omega_p^5}{8.1408(s + 0.2895\omega_p)(s^2 + s0.4684\omega_p + 0.4293\omega_p^2)} \times \frac{1}{s^2 + s0.1789\omega_p + 0.9883\omega_p^2} \qquad (12.25)$$

其中，$\omega_p = 2\pi \times 10^4\ \text{rad/s}$。 ■

练习 D12.6 确定巴特沃斯滤波器的阶数，规范设计参数为：$A_{\max} = 1\ \text{dB}$，$\omega_s/\omega_p = 1.5$，$A_{\min} = 30\ \text{dB}$。电路在阻带边界的实际衰减是多少？假如 $A_{\min}$ 正好等于 30 dB，那么 $A_{\max}$ 可以降低多少？

答案：$N = 11$；$A_{\min} = 32.87\ \text{dB}$；0.54 dB

练习 12.7 求巴特沃斯滤波器的传输函数和极点频率，已知 $\omega_p = 1\ \text{rad/s}$，$A_{\max} = 3\ \text{dB}$（$\epsilon \simeq 1$），$N = 3$。

答案：$-0.5 \pm j\sqrt{3}/2$ 和 -1；$T(s) = 1/(s+1)(s^2 + s + 1)$

练习 12.8 观察式（12.18），$|T|$ 在通带的峰值和谷值处的频率就是滤波器的极点频率。（当 $\cos^2[\ ]$ 项等于 0 时为峰值，当 $\cos^2[\ ]$ 项等于 1 时为谷值。）求 5 阶滤波器的极点频率。

答案：峰值在 $\omega = 0$，$0.59\omega_p$ 和 $0.95\omega_p$ 处；谷值在 $\omega = 0.31\omega_p$ 和 $0.81\omega_p$ 处。

练习 D12.9 7 阶切比雪夫滤波器的通带波纹为 0.5 dB，求 $\omega = 2\omega_p$ 时的衰减。如果通带波纹允许增加到 1 dB，那么阻带衰减增加多少？

答案：64.9 dB；3.3 dB

练习 D12.10 要求设计一个低通滤波器，其参数为：$f_p = 1\ \text{kHz}$，$A_{\max} = 1\ \text{dB}$，$f_s = 1.5\ \text{kHz}$，$A_{\min} = 50\ \text{dB}$。

（a）求满足要求的切比雪夫滤波器的阶数。超出阻带衰减的部分是多少？

（b）如果是设计巴特沃斯滤波器，重复（a）。

答案：（a）$N = 8$，5 dB；（b）$N = 16$，0.5 dB

12.4 一阶和二阶滤波器函数

这一节将介绍最简单的一阶和二阶滤波器传输函数。在设计简单滤波器时，这些传输函数非常有用。一阶和二阶滤波器还可以通过级联构成一个高阶滤波器。事实上，级联设计是有源滤波器（采用运算放大器和 RC 电路）设计时最流行的方法之一。因为滤波器的复数极点必定是成对出现的，所以传输函数 $T(s)$的分母在因式分解后变为若干个二阶函数的乘积。如果 $T(s)$是奇数阶的，因式分解后就会有一阶函数。每一个二阶函数［当 $T(s)$为奇数阶时有一阶函数］都可以用本章

介绍的运算放大器 RC 电路来实现，它们作为模块电路被级联在一起，从而构成整个滤波器电路。如果每一个模块电路的输出端都取自运算放大器的输出端，而运算放大器的输出阻抗很低（理想情况下等于 0），那么级联不会改变各自模块电路的传输函数，因此级联后的总传输函数就是各模块传输函数的乘积，也就是原先的 $T(s)$。

12.4.1　一阶滤波器

一阶滤波器传输函数的通用表达式如下：

$$T(s)=\frac{a_1 s+a_0}{s+\omega_0} \tag{12.26}$$

双线性特性的滤波器函数表明一阶滤波器具有一个极点 $s=-\omega_0$ 和一个零点 $s=-a_0/a_1$，高频增益趋近于 a_1。分子多项式的系数 a_0 和 a_1 决定滤波器的类型（比如低通、高通等）。采用无源（RC）和有源（运算放大器 RC）实现的滤波器电路如图 12.13 所示。注意，有源实现较无源实现来说通用性更强，很多情况下增益可以设置成需要的值，而且传输函数的某些参数调整时不会影响其他的参数。有源电路的输出阻抗非常低，易于级联。但运算放大器将限制有源电路的高频性能。

一阶滤波器有一个非常重要的特殊电路——全通滤波器，如图 12.14 所示。滤波器传输函数的零点和极点相对于 $j\omega$ 轴对称（它们也称为相对于 $j\omega$ 轴镜像对称）。尽管全通滤波器（理想的）在所有频率点上为常数传输，但它的相频具有选择性。全通滤波器常用做移相器或者应用在需要相位整形的系统中（比如延迟均衡器电路设计就要求传输系统的总延迟时间相对于频率而言是常数）。

练习 D12.11　设计图 12.13（b）所示的运算放大器 RC 电路，使之具有高通滤波器的性能：角频率是 10^4 rad/s，高频增益等于 10，电阻 $R_1=10\ \text{k}\Omega$。

答案：$R_2=100\ \text{k}\Omega$；$C=0.01\ \mu\text{F}$

练习 D12.12　设计如图 12.14 所示的运算放大器 RC 电路，使之实现全通滤波器的特性。要求在 10^3 rad/s 处的相移为 90°。选择合适的元件参数。

答案：可能的选择为：$R=R_1=R_2=10\ \text{k}\Omega$；$C=0.1\ \mu\text{F}$

12.4.2　二阶滤波器函数

通用的二阶（或称双二次）滤波器传输函数的标准形式如下：

$$T(s)=\frac{a_2 s^2+a_1 s+a_0}{s^2+(\omega_0/Q)s+\omega_0^2} \tag{12.27}$$

其中，ω_0 和 Q 将根据下式决定极点频率：

$$p_1,\ p_2=-\frac{\omega_0}{2Q}\pm j\omega_0\sqrt{1-(1/4Q^2)} \tag{12.28}$$

我们感兴趣的是极点为复数的情况，即 $Q>0.5$ 的情况。图 12.15 所示的是共轭复数对极点在 s 平面上的位置。观察发现，极点半径（从原点算起）都等于ω_0，它被称为极点频率。参数 Q 决定了极点距 $j\omega$ 轴的距离，Q 值越大，极点离 $j\omega$ 轴越近，滤波器频响的选择性越好。当 Q 为无限时，极点将位于 $j\omega$ 轴上，电路实现时将产生持续的振荡。如果 Q 为负值，表明极点位于 s 平面右半部，电路一定会产生振荡。参数 Q 也称为极点品质因数，或简称为极点 Q。

分子多项式的系数 a_0，a_1 和 a_2 将决定二阶滤波器传输函数的零点，同时也决定了二阶滤波器传输函数的类型（比如低通、高通等）。图 12.16 所示的是我们感兴趣的 7 种典型情况，每一种类

滤波器类型和 $T(s)$	平面零极点图	|T|的波特图	无源网络实现	运算放大器-RC 实现
(a)低通（LP） $T(s)=\frac{a_0}{s+\omega_0}$				
(b)高通（HP） $T(s)=\frac{a_1 s}{s+\omega_0}$				
(c)通用（HP） $T(s)=\frac{a_1 s+a_0}{s+\omega_0}$				

图 12.13　一阶滤波器

$T(s)$	零极点图	$\lvert T\rvert$和ϕ	无源网络实现	运算放大器-RC 实现
全通（AP） $T(s)=-a_1\dfrac{s-\omega_0}{s+\omega_0}$ $a_1>0$			 $CR=1/\omega_0$ 平坦增益 $(a_1)=0.5$	 $CR=1/\omega_0$ 平坦增益 $(a_1)=1$

图 12.14　一阶全通滤波器



图 12.15 定义一对共轭复数极点的ω_0参数和Q参数

型都同时给出了传输函数、s 平面零极点图和幅频响应。不同类型的二阶滤波器函数的电路实现将在下面几节阐述。

所有 7 种二阶滤波器都有一对共轭复数极点，由频率ω_0和品质因数 Q 确定。

图 12.16（a）所示的是低通滤波器（LP）的例子，两个零点均位于 $s=\infty$处。幅频特性的峰值在图中已标出。可以看到峰值只出现在$Q>1/\sqrt{2}$ 的情况下。$Q=1/\sqrt{2}$ 是巴特沃斯响应，或称为最大平坦响应。

图 12.16（b）所示的是高通滤波器（HP）的例子，两个零点均位于 $s=0$（直流）。当$Q>1/\sqrt{2}$ 时幅频特性出现峰值，细节请见图示。观察发现低通和高通之间具有对偶特性。

接下来看图 12.16（c）所示的带通滤波器（BP）的例子。一个零点位于 $s=0$（直流），另一个零点位于 $s=\infty$。在$\omega=\omega_0$处幅频特性出现峰值，因此带通滤波器的中心频率等于极点频率ω_0。二阶滤波器的选择性通常由 3 dB 带宽来表示，即幅度值较最大值（$\omega=\omega_0$）下降 3 dB 时的两个频率ω_1和ω_2之间的差，可证明：

$$\omega_1,\omega_2=\omega_0\sqrt{1+(1/4Q^2)}\pm\frac{\omega_0}{2Q} \tag{12.29}$$

即

$$BW\equiv\omega_2-\omega_1=\omega_0/Q \tag{12.30}$$

可见，当 Q 增加时，带宽减少，带通滤波器的选择性增加。

如果传输零点位于 $j\omega$ 轴上，而且是共轭复数对，频率为$\pm j\omega_n$，那么幅频特性在$\omega=\omega_n$处将产生零传输，即在$\omega=\omega_n$处幅频特性出现陷波，ω_n称为陷波频率。以下三种情况下二阶滤波器具有陷波特性：普通陷波，出现在$\omega_n=\omega_0$处［如图 12.16（d）所示］；低通陷波，出现在$\omega_n>\omega_0$处［如图 12.16（e）所示］；高通陷波，出现在$\omega_n<\omega_0$［如图 12.16（f）所示］。读者有必要对这些图的频响做出详细的证明（尽管这是很单调的工作）。观察所有陷波滤波器的例子，我们发现在直流和 $s=\infty$处的传输均为无限，也就是在 $s=0$ 和 $s=\infty$处没有传输零点。

最后一个例子是全通（AP）滤波器，幅频特性如图 12.16（g）所示。这里有两个位于 s 平面右半部的零点，它们与极点镜像对称。（任何阶数的全通滤波器函数都如此。）在所有的频率点上，幅频特性始终是常数，所谓的平坦增益在本例中等于$|a_2|$。全通函数的选频特性在相频响应中体现。

练习 12.13 对最大平坦的二阶低通滤波器（$Q=1/\sqrt{2}$），证明在$\omega=\omega_0$处的幅度比直流时的幅度低 3 dB。

练习 12.14 写出二阶带通滤波器的传输函数，要求带通滤波器的中心频率为 10^5 rad/s，中心频率点上的增益是 10，3 dB 带宽是 10^3 rad/s。

答案： $T(s)=\dfrac{10^4 s}{s^2+10^3 s+10^{10}}$

滤波器类型和 $T(s)$	平面零极点图	$\lvert T\rvert$
(a)低通（LP） $T(s)=\dfrac{a_0}{s^2+s\dfrac{\omega_0}{Q}+\omega_0^2}$ 直流增益 $=\dfrac{a_0}{\omega_0^2}$		
(b)高通（HP） $T(s)=\dfrac{a_2s^2}{s^2+s\dfrac{\omega_0}{Q}+\omega_0^2}$ 高频增益 $=a_2$		
(c)带通（BP） $T(s)=\dfrac{a_1s}{s^2+s\dfrac{\omega_0}{Q}+\omega_0^2}$ 中心频率增益 $=\dfrac{a_1Q}{\omega_0}$		

图 12.16　二阶滤波器函数

滤波器类型和 $T(s)$	平面零极点图	$\lvert T\rvert$
(d)陷波 $T(s)=a_2\dfrac{s^2+\omega_0^2}{s^2+s\dfrac{\omega_0}{Q}+\omega_0^2}$ 直流增益= 高频增益 $=a_2$		
(e)低通陷波（LPN） $T(s)=a_2\dfrac{s^2+\omega_n^2}{s^2+s\dfrac{\omega_0}{Q}+\omega_0^2}$ $\omega_n\geqslant\omega_0$ 直流增益 $=a_2\dfrac{\omega_n^2}{\omega_0^2}$ 高频增益 $=a_2$		
(f)高通陷波（HPN） $T(s)=a_2\dfrac{s^2+\omega_n^2}{s^2+s\dfrac{\omega_0}{Q}+\omega_0^2}$ $\omega_n\leqslant\omega_0$ 直流增益 $=a_2\dfrac{\omega_n^2}{\omega_0^2}$ 高频增益 $=a_2$		

$$\omega_{max}=\omega_0\sqrt{\frac{\left(\frac{\omega_n^2}{\omega_0^2}\right)\left(1-\frac{1}{2Q^2}\right)-1}{\frac{\omega_n^2}{\omega_0^2}+\frac{1}{2Q^2}-1}}$$

$$T_{max}=\frac{|a_2|\quad|\omega_n^2-\omega_{max}^2|}{\sqrt{(\omega_0^2-\omega_{max}^2)^2+\left(\frac{\omega_0}{Q}\right)^2\omega_{max}^2}}$$

图 12.16（续） 二阶滤波器函数

滤波器类型和 $T(s)$	平面零极点图	$\|T\|$
(g)全通（AP） $T(s)=a_2\dfrac{s^2-s\dfrac{\omega_0}{Q}+\omega_0^2}{s^2+s\dfrac{\omega_0}{Q}+\omega_0^2}$ 平坦增益 $=a_2$		 

图 12.16（续）　二阶滤波器函数

练习 12.15 （a）二阶陷波函数的$\omega_n = \omega_0$，要求带宽BW_a内的衰减超过A dB，证明Q满足下式：

$$Q \leqslant \frac{\omega_0}{BW_a\sqrt{10^{A/10}-1}}$$

（提示：首先证明$|T|$相同时的任何两个频率ω_1和ω_2之间有$\omega_1\omega_2 = \omega_0^2$这样的关系。）（b）利用（a）的结果，证明3 dB带宽等于ω_0/Q，如图12.16（d）所示。

练习 12.16 考虑一个低通陷波函数，$\omega_0 = 1$ rad/s，$Q = 10$，$\omega_n = 1.2$ rad/s，直流增益等于1。求峰值时的频率和幅度以及高频传输特性。

答案：0.986 rad/s；3.17；0.69

12.5 二阶 LCR 谐振器

这一节将介绍图12.17（a）所示的LCR谐振器，并讨论利用该谐振器来实现各种二阶滤波器函数的电路。我们将在下一节讨论电感L被运算放大器构成的模拟电感取代后的运算放大器RC电路——运算放大器RC谐振器。这类电路实际上是非常重要的一类有源RC滤波器，我们将在12.6节讨论。



(a) (b) (c)

图12.17 （a）二阶并联LCR谐振器；（b，c）两种给（a）电路加激励信号但不改变电路结构的方法：谐振器的极点就是V_o/I和V_o/V_i的极点

12.5.1 谐振器的极点

确定图12.17（a）所示并联谐振电路的极点可以通过外加激励但不改变电路结构的方法得到。两种可用的外加激励的方法如图12.17（b）和（c）所示。图12.17（b）所示的激励源是并联的电流源I。由于考虑电路的稳态响应时独立的理想电流源等效于开路，因此图12.17（b）所示的激励不会改变电路结构。所以通过求解图12.17（b）中任何响应函数的极点都可以确定谐振器的极点。例如，我们把跨接在谐振器两端的电压V_o作为响应可得到响应函数$V_o/I = Z$，其中Z是并联谐振电路的阻抗。为便于分析，我们采用导纳Y，即

$$\frac{V_o}{I} = \frac{1}{Y} = \frac{1}{(1/sL)+sC+(1/R)} = \frac{s/C}{s^2+s(1/CR)+(1/LC)} \tag{12.31}$$

将分母写成标准形式$[s^2+s(\omega_0/Q)+\omega_0^2]$，则有

$$\omega_0^2 = 1/LC \tag{12.32}$$

和

$$\omega_0 / Q = 1/CR \tag{12.33}$$

即

$$\omega_0 = 1/\sqrt{LC} \tag{12.34}$$

$$Q = \omega_0 CR \tag{12.35}$$

读者对上述表达式应该比较熟悉，在电路理论的入门课程中都介绍过并联谐振回路的性质。

图 12.17（c）所示的是另一种外加激励源求解并联 LCR 谐振器极点的方法。其中，电感 L 的一端与地断开，接到理想电压源 V_i 上。就电路的稳态响应而言，独立的理想电压源等效于短路，图 12.17（c）所示的激励没有改变谐振器的电路结构，我们可以利用图 12.17（c）所示电路来确定谐振器的极点，即任何响应函数的极点。例如，我们可以采用 V_o 作为变量求解传输函数 V_o/V_i，读者可以很容易证明其极点频率即为先前推导的结果。

设计时一般是给定 ω_0 和 Q，然后求 R，L 和 C 的值。式（12.34）和式（12.35）这两个方程中有 3 个未知量，我们通常利用一个独立的变量，从而将电路的输入阻抗设定为可求出实际电路元件值的某个值。

12.5.2　传输零点的实现

选定 LCR 谐振器的元件参数使其满足给定的共轭复数对极点的要求之后，现在我们考虑采用谐振器来实现所需滤波器的类型（比如低通、高通等）。具体而言，我们要找出外加输入激励源 V_i 的位置以使传输函数满足设计要求。为此我们来看图 12.17（a）所示的谐振器电路，x，y 和 z 三个节点中的任何一个可以与地断开并连接到 V_i 而不会改变电路的极点频率。这时的电路就具有了分压形式，如图 12.18（a）所示，其实现的传输函数如下：

$$T(s) = \frac{V_o(s)}{V_i(s)} = \frac{Z_2(s)}{Z_1(s) + Z_2(s)} \tag{12.36}$$

我们发现，传输零点就是那些使得 $Z_2(s)$等于 0 且 $Z_1(s)$不同时为 0 的 s 值；或者是使 $Z_1(s)$为无限且 $Z_2(s)$不同时为无限的 s 值。这一表述的物理意义是：输出零点不是在 $Z_2(s)$呈现短路状态就是在 $Z_1(s)$呈现开路状态的情况下获得的。如果在某个 s 值上，$Z_1(s)$和 $Z_2(s)$同时为 0，那么 V_o/V_i 将为有限值而没有传输零点出现。同样，如果 $Z_1(s)$和 $Z_2(s)$同时为无限，V_o/V_i 仍然为有限值而没有传输零点出现。

12.5.3　低通传输函数的实现

采用上述方法实现低通传输函数时，节点 x 必须和地断开并且与 V_i 连接，如图 12.18（b）所示。当串联阻抗为无限（$s = \infty$时的 sL 为无限）或者并联阻抗为 0（$s = \infty$时的 $1/[sC+(1/R)]$ 为 0）时，电路具有传输零点。这样，电路就有了两个 $s = \infty$ 的传输零点，因此满足了低通滤波器的要求。传输函数既可以通过观察得到，也可以利用分压规则得到。采用后一种方法可以得到

$$\begin{aligned} T(s) \equiv \frac{V_o}{V_i} &= \frac{Z_2}{Z_1 + Z_2} = \frac{Y_1}{Y_1 + Y_2} = \frac{1/sL}{(1/sL) + sC + (1/R)} \\ &= \frac{1/LC}{s^2 + s(1/CR) + (1/LC)} \end{aligned} \tag{12.37}$$



(a) 通用结构



(c) HP



(e) ω_0 陷波



(g) LPN ($\omega_n > \omega_0$)



(b) LP



(d) BP



(f) 通用陷波



(h) LPN ($s \to \infty$)



(i) HPN ($\omega_n < \omega_0$)

图 12.18　采用图 12.17（b）的 LCR 谐振器实现的各种二阶滤波器函数：（a）通用结构；（b）低通；（c）高通；（d）带通；（e）ω_0 陷波；（f）通用陷波；（g）低通陷波（$\omega_n \geqslant \omega_0$）；（h）低通陷波（$s \to \infty$）；（i）高通陷波（$\omega_n < \omega_0$）

12.5.4　高通传输函数的实现

为了实现二阶高通传输函数，必须将节点 y 与地断开并且与 V_i 连接，如图 12.18（c）所示。

这里的串联电容将引入一个 $s=0$（直流）的零点，并联电感将引入另外一个 $s=0$（直流）的传输零点。因此可写出传输函数如下：

$$T(s) \equiv \frac{V_o}{V_i} = \frac{a_2 s^2}{s^2 + s(\omega_0 / Q) + \omega_0^2} \tag{12.38}$$

其中，ω_0 和 Q 是由式（12.34）和式（12.35）给出的极点参数，a_2 表示高频传输特性，通过观察电路，发现当 $s=\infty$ 时，电容接近于短路，V_o 接近于 V_i，所以可确定 $a_2=1$。

12.5.5　带通传输函数的实现

为了实现带通传输函数，必须将节点 z 与地断开并且与 V_i 连接，如图 12.18（d）所示。这里的串联阻抗是电阻且不会引入任何传输零点。零点的实现方法如下：$s=0$ 处的零点由并联电感引入，$s=\infty$ 处的零点由并联电容引入。在中心频率 ω_0 上，并联 LC 谐振回路呈现的阻抗为无穷，因此电路中没有电流流过，也就是在 $\omega=\omega_0$ 处，$V_o=V_i$。换言之，带通滤波器在中心频率点上的增益为 1。它的传输函数为

$$\begin{aligned} T(s) &= \frac{Y_R}{Y_R + Y_L + Y_C} = \frac{1/R}{(1/R) + (1/sL) + sC} \\ &= \frac{s(1/CR)}{s^2 + s(1/CR) + (1/LC)} \end{aligned} \tag{12.39}$$

12.5.6　陷波函数的实现

为了得到 $j\omega$ 轴上的一对传输零点，我们通常在串臂上采用一个并联谐振回路，如图 12.18（e）所示。观察发现，电路在节点 x 和 y 处都与地断开，而且一同接到了 V_i 上，LC 谐振回路的阻抗在 $\omega=\omega_0=1/\sqrt{LC}$ 时为无穷，即得到了在此频率点上的传输零点。并联阻抗是电阻，不会引入传输零点。因此图 12.18（e）所示的电路即可实现陷波传输函数：

$$T(s) = a_2 \frac{s^2 + \omega_0^2}{s^2 + s(\omega_0 / Q) + \omega_0^2} \tag{12.40}$$

高频增益值 a_2 可以通过令上式等于 1 得到。

在实现陷波滤波器时为了使陷波频率可被任意设置（相对于 ω_0），我们将上述电路略做修改。并联 LC 回路仍然置于串臂，如图 12.18（f）所示，其中 L_1 和 C_1 满足下式：

$$L_1 C_1 = 1/\omega_n^2 \tag{12.41}$$

这时，L_1C_1 回路将在 $\pm j\omega_n$ 处引入一对传输零点，条件是 L_2C_2 谐振回路不在 ω_n 处谐振。除此以外，L_2 和 C_2 的值还应保证传输极点不能变化，即

$$C_1 + C_2 = C \tag{12.42}$$

$$L_1 \parallel L_2 = L \tag{12.43}$$

换言之，当 V_i 被替换成短路线时，现在的电路必须退化成最先的 LCR 谐振器。理解图 12.18（f）所示电路的另一种方法是在通用 LCR 谐振器电路中使一部分 L 和 C 断开和地的连接，而改为和 V_i 连接。

需要说明的是，图 12.18（f）中的 L_2 不会引入 $s=0$ 的零点，因为在 $s=0$ 处 L_1C_1 电路也有零点。事实上，$s=0$ 时电路成为电感分压回路，直流传输为 $L_2/(L_1+L_2)$。同样的分析可以应用于 C_2 及其不会引入 $s=\infty$ 的零点的事实。

低通陷波（LPN）和高通陷波（HPN）滤波器的实现可以看成图 12.18（f）所示的通用陷波滤波器的特殊例子。比如，对 LPN，

$$\omega_n > \omega_0$$

因而，

$$L_1C_1 < (L_1 \parallel L_2)(C_1 + C_2)$$

为了满足上述条件，可去掉 L_2（$L_2 = \infty$，$L_1 = L$），得到图 12.18（g）所示的电路。观察后可写出如下的传输函数：

$$T(s) \equiv \frac{V_o}{V_i} = a_2 \frac{s^2 + \omega_n^2}{s^2 + s(\omega_0 / Q) + \omega_0^2} \tag{12.44}$$

其中，$\omega_n^2 = 1/LC_1$，$\omega_0^2 = 1/L(C_1 + C_2)$，$\omega_0 / Q = 1/CR$，$a_2$ 是高频增益。从电路中可以看到，$s \to \infty$ 时，电路退化为图 12.18（h）所示的电路，该电路有：

$$\frac{V_o}{V_i} = \frac{C_1}{C_1 + C_2}$$

则

$$a_2 = \frac{C_1}{C_1 + C_2} \tag{12.45}$$

为了得到高通陷波滤波器，我们从图 12.18（f）所示的电路开始，令 $\omega_n < \omega_0$，因此，

$$L_1C_1 > (L_1 \parallel L_2)(C_1 + C_2)$$

选择 $C_2 = 0$（即 $C_1 = C$）即可满足上式，从而得到图 12.18（i）所示的电路。观察发现，$s \to \infty$ 时 V_o 趋于 V_i，因此高频增益为 1。则传输函数可表示为

$$T(s) \equiv \frac{V_o}{V_i} = \frac{s^2 + (1/L_1C)}{s^2 + s(1/CR) + [1/(L_1 \parallel L_2)C]} \tag{12.46}$$

12.5.7 全通函数的实现

全通传输函数为

$$T(s) = \frac{s^2 - s(\omega_0 / Q) + \omega_0^2}{s^2 + s(\omega_0 / Q) + \omega_0^2} \tag{12.47}$$

上式也可以写成

$$T(s) = 1 - \frac{s2(\omega_0 / Q)}{s^2 + s(\omega_0 / Q) + \omega_0^2} \tag{12.48}$$

上式右边第二项是一个带通函数，其中心频率处的增益等于 2。我们已经介绍了带通滤波器电路［见图 12.18（d）］，但是中心频率处的增益等于 1，我们可以令全通滤波器电路实现时的平坦增益为 0.5，即

$$T(s) = 0.5 - \frac{s(\omega_0 / Q)}{s^2 + s(\omega_0 / Q) + \omega_0^2}$$

函数实现可以采用分压比为 0.5 的分压电路和图 12.18（d）所示的带通滤波器电路。为了实现减法运算，全通滤波器的输出被设置在分压电路和带通电路的输出端之间，如图 12.19 所示。遗憾的是，该电路缺少输入和输出之间的公共接地端点。采用运算放大器 RC 的电路实现将在下一节讲述。



图 12.19　采用电压分压器和 LCR 谐振器实现二阶全通函数的功能

练习 12.17　利用图 12.18（b）所示电路实现一个二阶最大平坦特性的低通函数，3 dB 带宽为 100 kHz。

答案：选择 $R=1\ \text{k}\Omega$，得到 $C=1125\ \text{pF}$ 和 $L=2.25\ \text{mH}$

练习 12.18　利用图 12.18（e）所示电路实现陷波函数，该陷波滤波器可去除 60 Hz 的电源交流声。滤波器的 3 dB 带宽是 10 Hz［在 60 Hz 附近 10 Hz 的带宽范围内的衰减要超过 3 dB。参见练习 12.15 和图 12.16（d）］。电阻 $R=10\ \text{k}\Omega$。

答案：$C=1.6\ \mu\text{F}$ 和 $L=4.42\ \text{H}$（注意，这里需要很大的电感。这就是无源滤波器在低频应用中不被采用的原因。）

12.6　基于电感替代的二阶有源滤波器

本节将介绍运算放大器 RC 电路，该电路可用于实现各种二阶滤波器函数。该电路的实现基于运算放大器 RC 谐振器，即利用具有感性输入阻抗的运算放大器 RC 电路替换 LCR 谐振器中的电感 L。

12.6.1　Antoniou 电感模拟电路

很多年来，人们提出了许多利用运算放大器 RC 电路实现电感功能的电路。由 Antoniou[①]［参见 Antoniou(1969)］发明的电路被认为是“最好”的。“最好”的含义是指电路可容忍运算放大器的非理想特性，特别是能容忍运算放大器的有限增益和有限带宽。图 12.20（a）给出的是 Antoniou 电感模拟电路。如果电路的输入端（节点 1）接上电压源 V_1，输入电流用 I_1 表示，对理想运算放大器电路，求出输入阻抗为

$$Z_{\text{in}} \equiv V_1 / I_1 = sC_4R_1R_3R_5 / R_2 \qquad (12.49)$$

即等效电感量 L 为

$$L = C_4R_1R_3R_5 / R_2 \qquad (12.50)$$

图 12.20（b）给出了电路的分析过程。假设运算放大器是理想的，则每个运算放大器的输入端均呈现为虚短路，运算放大器的输入电流均为 0。我们从节点 1 开始分析，假设激励是电压源 V_1，按照带圈的数字所表示的步骤一步一步地进行分析，最终可得到输入电流 I_1 的表达式，从而可求得 Z_{in}。

电路设计实际上就是选择元件参数，通常令 $R_1=R_2=R_3=R_5=R$ 以及 $C_4=C$，由此可得到 $L=CR^2$ 的结果。设置满意的参数 R 和 C 以满足电感 L 的设计要求。有关更详细的分析以及运算放大器的非理想特性对电路性能的影响的内容可参见 Sedra 和 Brackett（1978）。

---

① Andreas Antoniou 是一名加拿大机械师，现在（2003）是 Victoria（British　Columbia）大学的教师。



(a)



(b)

图 12.20 （a）Antoniou 电感模拟电路；（b）电路分析。假设运算放大器是理想的。带圈的数字表示分析步骤

12.6.2 运算放大器 RC 谐振器

图 12.21（a）所示是我们在 12.5 节详细分析过的 LCR 滤波器电路。将电感 L 用图 12.20（a）所示的 Antoniou 电感模拟电路替代便可得到图 12.21（b）所示的运算放大器 RC 谐振器电路。（暂时不考虑虚线画出的运算放大器。）图 12.21（b）电路就是一个二阶谐振器，其极点频率为

$$\omega_0 = 1/\sqrt{LC_6} = 1/\sqrt{C_4C_6R_1R_3R_5/R_2} \tag{12.51}$$

其中，电感 L 采用的是式（12.50）的表达式，品质因数 Q 为

$$Q = \omega_0C_6R_6 = R_6\sqrt{\frac{C_6}{C_4}\frac{R_2}{R_1R_3R_5}} \tag{12.52}$$

通常选择 $C_4 = C_6 = C$，以及 $R_1 = R_2 = R_3 = R_5 = R$，因此，

$$\omega_0 = 1/CR \tag{12.53}$$

$$Q = R_6 / R \tag{12.54}$$

如果为电容 C 选择一个合适的值，我们就可以利用式（12.53）确定电阻 R 的值，从而满足极点频率ω_0的要求；然后利用式（12.54）确定电阻 R_6 的值，从而满足 Q 的要求。



(a)



(b)



(c)

图 12.21　（a）LCR 谐振器；（b）运算放大器 RC 谐振器，其中的电感被图 12.20（a）所示的 Antoniou 模拟电感电路代替；（c）缓冲放大器 K 的实现

12.6.3　各种类型滤波器的实现

图 12.21（b）所示的运算放大器 RC 电路可以用于各种二阶滤波器函数的电路实现，方法见 12.5 节所述的采用 LCR 实现的过程。所以要得到带通滤波器函数，我们可以将节点 z 与地断开并连接信号源 V_i。高通滤波器函数的实现是在节点 y 处接入 V_i；低通滤波器函数的实现是在 LCR 谐振器电路中断开电感节点 x 与地之间的连接而接上 V_i，有源滤波器电路中的相应节点是 R_5 与地

之间的节点[①]，用 x 表示，如图 12.21（b）所示；通用的陷波函数（$\omega_0 = \omega_n$）是在节点 x 和 y 与地之间同时接入激励电压源 V_i 实现的，任何情况下，输出信号都是谐振回路输出端的电压 V_r。然而这实际上不是一个很方便的滤波器输出节点，因为接上负载后，滤波器的特性会有所改变。不过使用缓冲放大器后问题还是比较容易解决的。这是一个增益为 K 的放大器，参见图 12.21（b）中用虚线画的运算放大器。图 12.21（c）给出了该运算放大器的实现过程，即采用反相组态的运算放大器结构。注意，该电路不仅完成了放大器 K 对滤波器输出的缓冲作用，同时也给设计者提供了设置滤波器增益的空间，合理选择 K 的值即可满足滤波器增益的各种设计要求。

图 12.22 给出了采用图 12.21（b）实现的各种二阶滤波器传输函数电路。这些电路的传输函数和设计公式参见表 12.1。注意，传输函数可仿照 LCR 谐振器写出。我们已经对 LP，HP，BP 和通用陷波电路做过评论，参见图 12.22（a）~（d）。图 12.22（e）和（f）所示的 LPN 和 HPN 是直接模拟图 12.18（g）和（i）所示的 LCR 滤波器得到的。图 12.22（g）所示的全通滤波器电路需要做些说明。



(a) LP



(b) HP

图 12.22　采用图 12.21（b）所示的运算放大器 RC 谐振器实现的各种二阶滤波器函数：（a）低通；（b）高通

① 这一点不是很明显！但是读者可以证明，当 V_i 接至该节点时，传输函数 V_r/V_i 的确是低通的。



(c) BP



(d) ω_0 陷波



(e) LPN, $\omega_n \geqslant \omega_0$

图 12.22（续）　采用图 12.21（b）所示的运算放大器 RC 谐振器实现的各种二阶滤波器函数：（c）带通；（d）ω_0 陷波；（e）低通陷波($\omega_n \geqslant \omega_0$)



(f) HPN, $\omega_n \leqslant \omega_0$



(g) 全通

图 12.22（续） 采用图 12.21（b）所示的运算放大器 RC 谐振器实现的各种二阶滤波器函数：（f）高通陷波($\omega_n \leqslant \omega_0$)；（g）全通。电路基于图 12.18 所示的 LCR 谐振电路，设计公式参见表 12.1

表 12.1 图 12.22 所示电路的设计数据

电路	传输函数及其他参数	设计公式
谐振器 见图 12.21(b)	$\omega_0 = 1/\sqrt{C_4 C_6 R_1 R_3 R_5 / R_2}$ $Q = R_6\sqrt{\frac{C_6}{C_4}\frac{R_2}{R_1 R_3 R_5}}$	$C_4 = C_6 = C$（典型值） $R_1 = R_2 = R_3 = R_5 = 1/\omega_0 C$ $R_6 = Q/\omega_0 C$
低通（LP） 见图 12.22(a)	$T(s) = \frac{KR_2/C_4 C_6 R_1 R_3 R_5}{s^2 + s\frac{1}{C_6 R_6} + \frac{R_2}{C_4 C_6 R_1 R_3 R_5}}$	K = 直流增益
高通（HP） 见图 12.22(b)	$T(s) = \frac{Ks^2}{s^2 + s\frac{1}{C_6 R_6} + \frac{R_2}{C_4 C_6 R_1 R_3 R_5}}$	K = 高频增益
带通（BP） 见图 12.22(c)	$T(s) = \frac{Ks/C_6 R_6}{s^2 + s\frac{1}{C_6 R_6} + \frac{R_2}{C_4 C_6 R_1 R_3 R_5}}$	K = 中心频率增益

（续）

电路	传输函数及其他参数	设计公式
通用陷波（N） 见图 12.22(d)	$T(s)=\dfrac{K[s^2+(R_2/C_4C_6R_1R_3R_5)]}{s^2+s\dfrac{1}{C_6R_6}+\dfrac{R_2}{C_4C_6R_1R_3R_5}}$	K = 低频和高频增益
低通陷波（LPN） 见图 12.22(e)	$T(s)=K\dfrac{C_{61}}{C_{61}+C_{62}}\times\dfrac{s^2+(R_2/C_4C_{61}R_1R_3R_5)}{s^2+s\dfrac{1}{(C_{61}+C_{62})R_6}+\dfrac{R_2}{C_4(C_{61}+C_{62})R_1R_3R_5}}$ $\omega_n=1/\sqrt{C_4C_{61}R_1R_3R_5/R_2}$ $\omega_0=1/\sqrt{C_4(C_{61}+C_{62})R_1R_3R_5/R_2}$ $Q=R_6\sqrt{\dfrac{C_{61}+C_{62}}{C_4}\dfrac{R_2}{R_1R_3R_5}}$	K = 高频增益 $C_{61}+C_{62}=C_6=C$ $C_{61}=C(\omega_0/\omega_n)^2$ $C_{62}=C-C_{61}$
高通陷波（HPN） 见图 12.22(f)	$T(s)=K\dfrac{s^2+(R_2/C_4C_6R_1R_3R_{51})}{s^2+s\dfrac{1}{C_6R_6}+\dfrac{R_2}{C_4C_6R_1R_3}\left(\dfrac{1}{R_{51}}+\dfrac{1}{R_{52}}\right)}$ $\omega_n=1/\sqrt{C_4C_6R_1R_3R_{51}/R_2}$ $\omega_0=\sqrt{\dfrac{R_2}{C_4C_6R_1R_3}\left(\dfrac{1}{R_{51}}+\dfrac{1}{R_{52}}\right)}$ $Q=R_6\sqrt{\dfrac{C_6}{C_4}\dfrac{R_2}{R_1R_3}\left(\dfrac{1}{R_{51}}+\dfrac{1}{R_{52}}\right)}$	K = 高频增益 $\dfrac{1}{R_{51}}+\dfrac{1}{R_{52}}=\dfrac{1}{R_5}=\omega_0C$ $R_{51}=R_5(\omega_0/\omega_n)^2$ $R_{52}=R_5/[1-(\omega_n/\omega_0)^2]$
全通（AP） 见图 12.22(g)	$T(s)=\dfrac{s^2-s\dfrac{1}{C_6R_6}\dfrac{r_2}{r_1}+\dfrac{R_2}{C_4C_6R_1R_3R_5}}{s^2+s\dfrac{1}{C_6R_6}+\dfrac{R_2}{C_4C_6R_1R_3R_5}}$ $\omega_z=\omega_0\quad Q_z=Q(r_1/r_2)$　平坦增益=1	$r_1=r_2=r$（任意） 调整 r_2 以使 $Q_z=Q$

12.6.4　全通滤波器电路

平坦增益为 1 的全通函数可以写成如下形式：

$$\text{AP} = 1 - (\text{中心频率增益为 2 的 BP}) \tag{12.55}$$

[参见式（12.48）]。传输函数具有上述形式的两个电路被称为互补电路[①]。即平坦增益为 1 的全通电路和中心频率增益为 2 的带通电路是一对互补电路。得到线性互补电路的一种简单方法是：将电路中所有与地相连的节点断开并接至 V_i 上；将所有与 V_i 相连的节点断开并接至地。也就是交换线性电路的输入节点和接地节点，即可得到与原来传输函数互补的电路。

回到我们的问题，首先利用图 12.22（c）所示的电路实现增益为 2 的带通滤波器，也就是选择 $K=2$，缓冲放大器采用图 12.21（c）所示的电路，其中 $r_1=r_2$。然后交换输入节点和接地节点，从而得到图 12.22（g）所示的全通电路。

最后，图 12.22 展示的电路除了设计简单以外，还具有很好的性能。它们既可以单独实现二阶滤波器函数，还可以级联在一起构成高阶的滤波器函数。

练习 D12.19　利用图 12.22（c）所示的电路设计一个二阶带通滤波器，其中心频率是 10 kHz，3 dB 带宽是 500 Hz，中心频率增益是 10。假设电容 $C=1.2$ nF。

答案：$R_1=R_2=R_3=R_5=13.26\ \text{k}\Omega$；$R_6=265\ \text{k}\Omega$；$C_4=C_6=1.2$ nF；$K=10$；$r_1=10\ \text{k}\Omega$；$r_2=90\ \text{k}\Omega$

① 更多的互补电路将和图 12.31 一起在后面给出。

练习 D12.20 实现例题 12.2 的切比雪夫滤波器，其传输函数由式（12.25）给出。这是一个三级级联电路：其中两个电路如图 12.22（a）所示，一个一阶运算放大器 RC 电路如图 12.13（a）所示，注意，可以假设所有三级电路的直流增益均相等，即为单位增益，同时尽可能多地使用 10 kΩ 的电阻。

答案：一阶电路：$R_1=R_2=10\ \text{k}\Omega$；$C=5.5\ \text{nF}$；二阶电路的 $\omega_0=4.117\times10^4\ \text{rad/s}$ 和 $Q=1.4$：$R_1=R_2=R_3=R_5=10\ \text{k}\Omega$，$R_6=14\ \text{k}\Omega$，$C_4=C_6=2.43\ \text{nF}$，$r_1=\infty$，$r_2=0$；二阶电路的 $\omega_0=6.246\times10^4\ \text{rad/s}$ 和 $Q=5.56$：$R_1=R_2=R_3=R_5=10\ \text{k}\Omega$，$R_6=55.6\ \text{k}\Omega$，$C_4=C_6=1.6\ \text{nF}$，$r_1=\infty$，$r_2=0$

12.7 基于双积分环结构的二阶有源滤波器

本节将介绍另一类采用运算放大器 RC 电路实现二阶滤波器函数的电路。该电路基于两个积分电路的级联带反馈环的结构，该电路称为双积分环电路。

12.7.1 双积分环双二次函数的推导

为了推导双积分环双二次电路，通常也称为双二次[①]电路，考虑如下二阶高通传输函数：

$$\frac{V_{\text{hp}}}{V_i}=\frac{Ks^2}{s^2+s(\omega_0/Q)+\omega_0^2} \tag{12.56}$$

其中 K 表示高频增益。将式（12.56）两边交叉相乘，并在方程两边同时除以 s^2（为了使所有 s 项具有 $1/s$ 的形式，而 $1/s$ 在传输函数中正好表示积分），可得

$$V_{\text{hp}}+\frac{1}{Q}\left(\frac{\omega_0}{s}V_{\text{hp}}\right)+\left(\frac{\omega_0^2}{s^2}V_{\text{hp}}\right)=KV_i \tag{12.57}$$

观察上式，我们发现（ω_0/s）V_{hp} 是 V_{hp} 信号通过一个时间常数等于 $1/\omega_0$ 的积分器后的输出信号，而且该输出信号将通过一个相同的积分器，由此可以得到式（12.57）中的第三项，即（ω_0^2/s^2）V_{hp}。图 12.23（a）所示的就是这样一个双积分器的框图。注意，若采用反相米勒积分器实现图 12.23（a）中的积分器框图，则每一个积分器框图里都有一个负号。

但是问题仍然存在，即如何得到两级级联积分器的输入信号 V_{hp} 呢？为此我们变换一下式（12.57），用 V_{hp} 的一次积分、两次积分形式和 V_i 来表示 V_{hp}：

$$V_{\text{hp}}=KV_i-\frac{1}{Q}\frac{\omega_0}{s}V_{\text{hp}}-\frac{\omega_0^2}{s^2}V_{\text{hp}} \tag{12.58}$$

可见，V_{hp} 可以采用图 12.23（b）所示的加权加法器来实现。这样完整的实现框图就是将图 12.23（a）和图 12.23（b）所示的框图结合起来，得到如图 12.23（c）所示的电路。

在实现图 12.23（c）所示的电路时，加法器的输出 V_{hp} 实现了式（12.56）的高通传输函数 $T_{\text{hp}}\equiv V_{\text{hp}}/V_i$。第一级积分器的输出信号是 $-(\omega_0/s)V_{\text{hp}}$，具有带通函数的性质：

$$\frac{(-\omega_0/s)V_{\text{hp}}}{V_i}=-\frac{K\omega_0 s}{s^2+s(\omega_0/Q)+\omega_0^2}=T_{\text{bp}}(s) \tag{12.59}$$

因此把第一级积分器的输出用 V_{bp} 表示。注意，带通滤波器在中心频率点上的增益等于 $-KQ$。

我们以同样的方法分析第二级积分器电路，我们可以证明其输出传输函数具有低通性质：

---

① 双二次电路来源于这样的事实：电路的通用形式能够实现一个二次函数的功能，传输函数又是两个二次多项式的比。

$$\frac{(\omega_0^2/s^2)V_{hp}}{V_i}=\frac{K\omega_0^2}{s^2+s(\omega_0/Q)+\omega_0^2}=T_{lp}(s) \qquad (12.60)$$

所以第二级积分器的输出标为 V_{lp}。注意，低通滤波器的直流增益等于 K。

我们将具有图 12.23（c）所示框图结构的双积分环双二次电路的实现结果总结如下：这是一个同时实现三个基本二阶滤波器 LP，BP 和 HP 函数的电路。电路的可扩展性很大，使得该电路很受欢迎，因而也称其为通用有源滤波器。



(a)



(b)



(c)

图 12.23　推导实现双积分环双二次电路的框图

12.7.2　电路实现

为了采用运算放大器实现图 12.23（c）所示的双积分环双二次电路，我们用 $CR = 1/\omega_0$ 的米勒积分器电路替代每一个积分器，用可以实现正、负加权系数的加法器替代运算放大器加法器电路，这样得到的电路如图 12.24（a）所示，该电路用发明者的名字命名，称为 Kerwin-Huelsman-Newcomb 电路，或简称为 KHN 电路。给定 ω_0，Q 和 K，电路设计可按照以下步骤实现：选择合适的积分器元件 R 和 C 的值，使得 $CR = 1/\omega_0$。为了得到加法器的电阻元件值，我们首先将加法器的输出 V_{hp} 用它的输入 $V_{bp}=-(\omega_0/s)V_{hp}$ 和 $V_{lp}=(\omega_0^2/s^2)V_{hp}$ 来表示：

$$V_{hp}=\frac{R_3}{R_2+R_3}\left(1+\frac{R_f}{R_1}\right)V_i+\frac{R_2}{R_2+R_3}\left(1+\frac{R_f}{R_1}\right)\left(-\frac{\omega_0}{s}V_{hp}\right)-\frac{R_f}{R_1}\left(\frac{\omega_0^2}{s^2}V_{hp}\right) \qquad (12.61)$$

令式（12.61）和式（12.58）的右边最后一项相等可得

$$R_f/R_1=1 \qquad (12.62)$$

上式表明我们可以为 R_1 和 R_f 选择任意的值，只要它们是相等的、可使用的、方便的值即可。然后令式（12.61）和式（12.58）右边的倒数第二项相等，并且有 $R_1=R_f$，得到 R_3/R_4 的比值须满足给定的 Q 值，即

$$R_3 / R_2 = 2Q - 1 \tag{12.63}$$

同样，R_2 或 R_3 的值可以任意选择，另一个电阻值由式（12.63）求得。最后令式（12.61）和式（12.58）中 V_i 的系数相等，并代入 $R_1 = R_f$ 和式（12.63）的 R_3/R_2 比值，得到

$$K = 2 - (1/Q) \tag{12.64}$$

这时增益参数 K 由上式确定。

KHN 双二次电路可以用来实现陷波函数和全通函数，只需对 LP，BP 和 HP 的三个输出选择不同的加权系数即可，采用的加法器如图 12.24（b）所示，可以写出此加法器的输出如下：

$$\begin{aligned} V_o &= -\left(\frac{R_F}{R_H}V_{\text{hp}} + \frac{R_F}{R_B}V_{\text{bp}} + \frac{R_F}{R_L}V_{\text{lp}}\right) \\ &= -V_i\left(\frac{R_F}{R_H}T_{\text{hp}} + \frac{R_F}{R_B}T_{\text{bp}} + \frac{R_F}{R_L}T_{\text{lp}}\right) \end{aligned} \tag{12.65}$$

将 T_{hp}，T_{bp} 和 T_{lp} 用式（12.56）、式（12.59）和式（12.60）分别代入，得到完整的传输函数：

$$\frac{V_o}{V_i} = -K\frac{(R_F/R_H)s^2 - s(R_F/R_B)\omega_0 + (R_F/R_L)\omega_0^2}{s^2 + s(\omega_0/Q) + \omega_0^2} \tag{12.66}$$

从上式可以看到，选择合适的加法器的电阻值可以实现不同的传输零点。比如，选择 $R_B = \infty$ 便可得到以下陷波函数：

$$\frac{R_H}{R_L} = \left(\frac{\omega_n}{\omega_0}\right)^2 \tag{12.67}$$



(a)



(b)

图 12.24 （a）KHN 双二次电路，直接在图 12.23（c）所示的框图上进行电路实现。电路可同时实现三个基本滤波器功能：高通、带通和低通；（b）为实现陷波和全通功能，三个输出根据合适的加权系数接入运算放大器加法器的输入端

12.7.3　另一种双积分环双二次电路

如果所有三个运算放大器均采用单端模式，便可以得到双积分环双二次电路的另一种电路形式。具体电路改动如下：不在输入端接入正负加权系数的加法器，而是引入另一个倒相器，如图 12.25（a）所示。现在所有相加项的系数都具有相同的符号，因而可以不用加法器，而将加法器的功能交给第一级积分器实现积分求和运算。最终的电路如图 12.25（b）所示。从中我们发现高通函数已不复存在！其代价是所有运算放大器均工作在单端模式下。图 12.25（b）所示的电路由最初使用者的名字命名，称为 Tow-Thomas 双二次电路。



(a)



(b)

图 12.25 （a）双积分环双二次电路的另一种推导方法，其中所有的运算放大器均采用单端形式；（b）得到的电路，也称为 Tow-Thomas 双二次电路

若采用 KHN 双二次电路，则实现陷波函数和全通函数的有限传输零点需要使用 4 个运算放大器，而采用前馈方案的 Tow-Thomas 双二次结构，电路会比较经济。特别是 Tow-Thomas 电路中三个运算放大器中每一个运算放大器的虚地输入端都允许输入信号接入，如图 12.26 所示。如果输出 V_o 取在阻尼积分器的输出端，则传输函数可以通过直接分析得到：

$$\frac{V_o}{V_i}=-\frac{s^2\left(\frac{C_1}{C}\right)+s\frac{1}{C}\left(\frac{1}{R_1}-\frac{r}{RR_3}\right)+\frac{1}{C^2RR_2}}{s^2+s\frac{1}{QCR}+\frac{1}{C^2R^2}} \tag{12.68}$$

它可以实现表 12.2 中给定的设计参数。



图 12.26 带前馈的 Tow-Thomas 双二次电路。实现式（12.68）的传输函数需将输入信号通过合适的元件分别接到三个运算放大器的输入端。该电路可以实现所有特殊的二阶函数。设计公式参见表 12.2

表 12.2 图 12.6 所示电路的设计数据

所有情况	C = 任意值，$R = 1/\omega_0 C$，r = 任意值
LP	$C_1 = 0$，$R_1 = \infty$，$R_2 = R$/直流增益，$R_3 = \infty$
正 BP	$C_1 = 0$，$R_1 = \infty$，$R_2 = \infty$，$R_3 = Qr$/中心频率增益
负 BP	$C_1 = 0$，$R_1 = QR$/中心频率增益，$R_2 = \infty$，$R_3 = \infty$
HP	$C_1 = C \times$ 高频增益，$R_1 = \infty$，$R_2 = \infty$，$R_3 = \infty$
陷波（所有类型）	$C_1 = C \times$ 高频增益，$R_1 = \infty$，$R_2 = R(\omega_0/\omega_n)^2$/高频增益，$R_3 = \infty$
AP	$C_1 = C \times$ 平坦增益，$R_1 = \infty$，$R_2 = R$/增益，$R_3 = Qr$/增益

12.7.4 最后的说明

双积分环双二次电路的种类很多，也极易设计，但它们的性能却很容易受到运算放大器有限带宽的影响。目前有许多专门的技术可以弥补电路受到的影响[参见 12.12 节的 SPICE 仿真及 Sedra 和 Brackett(1978)]。

练习 D12.21 设计一个 KHN 电路实现高通传输特性，$f_0 = 10$ kHz，$Q = 2$。选择 $C = 1$ nF，滤波器的高频增益是多少？同时在第一级积分器输出端得到的带通函数中心频率点上的增益是多少？

答案：R =15.9 kΩ；$R_1 = R_f = R_2 = 10$ kΩ（任意值）；$R_3 = 30$ kΩ；1.5；3

练习 D12.22 采用 KHN 电路结合输出加法器实现低通陷波函数，其 $f_0 = 5$ kHz，$f_n = 8$ kHz，$Q = 5$，直流增益是 3。选择 $C = 1$ nF 和 $R_L = 10$ kΩ。

答案：$R = 31.83$ kΩ；$R_1 = R_f = R_2 = 10$ kΩ（任意值）；$R_3 = 90$ kΩ；$R_H = 25.6$ kΩ；$R_F = 16.7$ kΩ；$R_B = \infty$

练习 D12.23 采用 Tow-Thomas 双二次电路［见图 12.25（b）］设计一个二阶带通滤波器，其中心频率为 10 kHz，$Q = 20$，中心频率增益为 1。如果 R =10 kΩ，求 C，R_d 和 R_g 的值。

答案：1.59 nF；200 kΩ；200 kΩ

练习 D12.24 利用表 12.2 中的数据设计图 12.26 所示的双二次电路以实现全通传输函数，其 $\omega_0 = 10^4$ rad/s，$Q = 5$，平坦增益为 1。设 $C = 10$ nF，$r = 10$ kΩ。

答案：R =10 kΩ；Q-确定电阻= 50 kΩ；$C_1 = 10$ nF；$R_1 = \infty$；$R_2 = 10$ kΩ；R_3 =50 kΩ

12.8　带单级放大的双二次有源滤波器

前两节介绍的运算放大器 RC 双二次电路具有较好的电路性能，而且电路形式多样化，易于设计和调谐。然而电路在使用运算放大器时显得不很经济，因为每一个二阶电路模块都需要 3~4 个运算放大器。这是个问题，尤其当电源所提供的电流受限时，比如采用电池供电的仪表。本节我们将介绍这样一类二阶滤波器电路，即每一个双二次电路都只需要一个运算放大器。虽然运算放大器使用得少，但电路受运算放大器有限增益和带宽的影响很大，对无法避免的电阻和电容值容差较前两节的多运算放大器双二次电路敏感得多。所以单运算放大器双二次电路（SAB）只限于不严格的滤波器规范设计——例如极点品质因数 Q 低于 10。

SAB 电路的合成基于采用反馈方法将 RC 电路的极点从负实轴移动到共轭复数极点的位置上，以实现滤波器响应的选频特性。SAB 的合成遵循以下两条原则：

1. 合成反馈环，实现电路的一对共轭复数极点，它们由频率ω_0和品质因数 Q 确定。
2. 以某种方式接入输入信号，实现所需要的传输零点。

12.8.1　反馈环的合成

考虑图 12.27（a）所示电路，运算放大器的负反馈支路由二端口 RC 网络 n 构成。除了增益 A 是有限的之外，假设其他特性都是理想的。RC 网络 n 的开路电压传输函数用 $t(s)$表示，它的定义见图 12.27（b）。传输函数 $t(s)$的通用形式是两个多项式 $N(s)$和 $D(s)$的比：

$$t(s)=\frac{N(s)}{D(s)}$$

$N(s)$的根是 RC 网络的传输零点，$D(s)$的根是它的极点。网络理论告诉我们，RC 网络的极点被约束在负实轴上，而其零点可以位于 s 平面的任何地方。



图 12.27　（a）通过在运算放大器的反馈支路上放置二端口 RC 网络 n 得到反馈环路；（b）定义 RC 网络开路传输函数 $t(s)$

图 12.27（a）所示电路的环路增益 $L(s)$可以采用 8.7 节的方法确定。它是运算放大器增益 A 和传输函数 $t(s)$的乘积：

$$L(s)=At(s)=\frac{AN(s)}{D(s)} \qquad (12.69)$$

将 $L(s)$代入特性方程：

$$1+L(s)=0 \tag{12.70}$$

设闭环极点频率为 s_P，求解上述方程得到

$$t(s_P)=-\frac{1}{A} \tag{12.71}$$

理想情况下，$A=\infty$，极点频率由下式解得：

$$N(s_P)=0 \tag{12.72}$$

即滤波器极点与 RC 网络的传输零点相同。

因为我们的目的是实现一对共轭复数极点，所以我们选择一个 RC 网络，使其具有共轭传输零点。满足这一要求的最简单的网络如图 12.28 所示，它是一个桥 T 网络，从 b 到 a 的传输函数 $t(s)$是在 a 开路时求得的。以此为例，将图 12.28（a）所示的桥 T 网络置于运算放大器的负反馈回路上可得到图 12.29 所示的电路。由于有源滤波器的极点多项式等于桥 T 网络的零点多项式，因此，

$$s^2+s\frac{\omega_0}{Q}+\omega_0^2=s^2+s\left(\frac{1}{C_1}+\frac{1}{C_2}\right)\frac{1}{R_3}+\frac{1}{C_1C_2R_3R_4}$$



$$t(s)=\frac{s^2+s\left(\frac{1}{C_1}+\frac{1}{C_2}\right)\frac{1}{R_3}+\frac{1}{C_1C_2R_3R_4}}{s^2+s\left(\frac{1}{C_1R_3}+\frac{1}{C_2R_3}+\frac{1}{C_1R_4}\right)+\frac{1}{C_1C_2R_3R_4}}$$

(a)



$$t(s)=\frac{s^2+s\left(\frac{1}{R_1}+\frac{1}{R_2}\right)\frac{1}{C_4}+\frac{1}{C_3C_4R_1R_2}}{s^2+s\left(\frac{1}{C_4R_1}+\frac{1}{C_4R_2}+\frac{1}{C_3R_2}\right)+\frac{1}{C_3C_4R_1R_2}}$$

(b)

图 12.28　具有复数传输零点的两个 RC 网络（也称桥 T 网络）。给出的传输函数是 a 端开路的从 b 到 a 的传输函数

我们可以从中求得ω_0和 Q：

$$\omega_0=\frac{1}{\sqrt{C_1C_2R_3R_4}} \tag{12.73}$$

$$Q=\left[\frac{\sqrt{C_1C_2R_3R_4}}{R_3}\left(\frac{1}{C_1}+\frac{1}{C_2}\right)\right]^{-1} \tag{12.74}$$

如果我们要设计这样的电路，则当ω_0和 Q 给定时，由式（12.73）和式（12.74）可确定 C_1，C_2，R_3 和 R_4。但是该方程有两个自由度，所以我们令 $C_1=C_2=C$，$R_3=R$，$R_4=R/m$。代入式（12.73）和式（12.74）并整理可得

$$m=4Q^2 \tag{12.75}$$

$$CR=\frac{2Q}{\omega_0} \tag{12.76}$$

可见，如果给定 Q，利用式（12.75）可求得 R_3 和 R_4 电阻的比值 m。然后由给定的ω_0和 Q 代入式（12.76），可确定时间常数 CR。这里仍然有一个自由度——R 和 C 的值可以取任意值。实际设计时还要求设置电路的阻抗值，因而最终的元件值应该是确定的。



图 12.29　采用图 12.28（a）所示的桥 T 网络得到的有源滤波器反馈环

练习 D12.25　设计图 12.29 所示电路以实现一对极点，参数为$\omega_0=10^4$ rad/s，$Q=1$。选择 $C_1=C_2=1$ nF。

答案：$R_3=200\ \text{k}\Omega$；$R_4=50\ \text{k}\Omega$

练习 12.26　对练习 12.25 设计的电路，求 RC 网络的极点在反馈环中的位置。

答案：-0.382×10^4 rad/s 和-2.618×10^4 rad/s

12.8.2　输入信号的接入

分析完实现一对给定极点的反馈环的合成后，现在我们要考虑的是怎样将信号源加到电路上。我们希望加上信号源后不会改变极点。

为了得到电路的极点，电压源已经等同于短路线，因此任何与地相连的节点都可以插入输入电压源，而且电路极点没有任何改变。因此在反馈环路上接入输入电压源的方法就是断开一个（或多个）与地相连的节点，将它（它们）接至输入源。根据元件参数和接入的信源可以得到不同的传输零点。其实这个方法已经在 12.5 节的 LCR 谐振器和 12.6 节基于 LCR 的双二次电路中使用过。

作为例子，考虑图 12.29 所示的反馈环。这里我们有两个接地点（R_4 的一个端点和运算放大器的同相输入端）可以接入输入信号。图 12.30（a）所示的是通过 R_4 的一部分接入信号源的电路。注意，两个电阻 R_4/α和 $R_4/(1-\alpha)$的等效并联电阻值等于 R_4。

图 12.30（b）所示的是求解电路的电压传输函数的详细步骤。假设运算放大器是理想的，分析时依照标出的带圈数字的顺序进行，最后一步（也就是第 9 步）包括写出 X 的节点方程和将第 5 步得到的 V_x 的值代入。最终得到以下传输函数：

$$\frac{V_o}{V_i}=\frac{-s(\alpha/C_1R_4)}{s^2+s\left(\dfrac{1}{C_1}+\dfrac{1}{C_2}\right)\dfrac{1}{R_3}+\dfrac{1}{C_1C_2R_3R_4}}$$

我们知道这是一个带通滤波器的传输函数，中心频率点上的增益值由α 控制。正如我们所期望的，分母多项式和图 12.28（a）给出的传输函数 $t(s)$的分子多项式相同。

练习 12.27　利用练习 12.25 得到的元件参数设计如图 12.30（a）所示的电路。确定(R_4/α)和 $R_4/(1-\alpha)$的值，使得中心频率点上的增益为 1。

答案：100 kΩ；100 kΩ



(a)



(b)

图 12.30 （a）通过电阻 R_4 的一部分接入输入信号的图 12.29 所示的反馈环。电路实现带通功能；（b）分析电路（a），确定电压传输函数 $T(s)$，带圈的数字表示分析步骤

12.8.3 等效反馈环路的产生

反馈环路的互补变换基于图 12.31 所示的二端口（三端点）网络 n 的线性特性。在图 12.31（a）中，端点 c 接地，端点 b 接信号 V_b，c 端接地的从 b 到 a 的传输函数记为 t。然后回到图 12.31（b），b 端接地，c 端接输入信号，b 端接地的从 c 到 a 的传输函数一定是 t 的互补项，即 $1 - t$。（我们在 12.6 节实现全通函数时就利用了这个性质。）

应用反馈环路的互补变换产生等效反馈环路有两个步骤：

1. 断开反馈网络和任何与地相连的运算放大器的输入端，接至运算放大器的输出端；同时将与运算放大器输出端相连的端点全部接至地。
2. 运算放大器的两个输入端必须相互交换。

经过如此变换得到的反馈环的特征方程不变，因而极点和原来的环路相同。



图 12.31　交换输入节点和接地点，得到互补传输函数

为了举例说明，参见图 12.32（a）所示的网络，反馈环由接在负反馈回路中的二端口 RC 网络构成。应用互补变换，得到图 12.32（b）所示的反馈环。我们注意到后者的运算放大器工作在单位增益跟随组态。现在我们来说明这两个环路是等效的。



图 12.32　对（a）的反馈环应用互补变换可得到（b）的等效反馈环（相同极点）

设运算放大器的开环增益为 A，图 12.32（b）所示是跟随器，其增益为 $A/(A+1)$。考虑到网络 n 从 c 到 a 的传输函数为 $1-t$（参见图 12.31），因而可以写出图 12.32（b）的特性方程：

$$1-\frac{A}{A+1}(1-t)=0$$

上式可以整理成如下的形式：

$$1+At=0$$

这就是图 12.32（a）所示反馈环的特征方程。举个例子，考虑图 12.29 所示的反馈环，将互补变换应用于该电路，结果得到图 12.33（a）所示的电路。输入信号通过电容 C_1 接入，得到图 12.33（b）所示的电路，可见（通过直接分析）电路实现的是一个二阶高通函数的功能。这是 SAB 电路族中的一个电路。设计图 12.33(b)所示电路，该电路基于式(12.73)~式(12.76)，即 $R_3=R$，$R_4=R/4Q^2$，$C_1=C_2=C$，$CR=2Q/\omega_0$，电容 C 的值可以任意选取。



图 12.33 （a）对图 12.29 所示的反馈环进行互补变换后得到的反馈环路；（b）通过 C_1 接入输入信号以实现高通传输函数。这是 Sallen-Key 系列电路中的一个

另外一个例子是图 12.34（a）所示的电路，它是将图 12.28（b）所示的电路置于运算放大器的负反馈回路中而得到的电路。对于理想运算放大器，该电路实现了一对与 RC 网络的传输函数 $t(s)$具有相同传输零点的极点，利用图 12.28（b）所示电路给定的表达式，我们可以写出有源滤波器的极点为

$$\omega_0 = 1/\sqrt{C_3 C_4 R_1 R_2} \tag{12.77}$$

$$Q = \left[\frac{\sqrt{C_3 C_4 R_1 R_2}}{C_4}\left(\frac{1}{R_1}+\frac{1}{R_2}\right)\right]^{-1} \tag{12.78}$$

通常的电路设计会选择 $R_1 = R_2 = R$，$C_4 = C$，$C_3 = C/m$，代入式（12.77）和式（12.78），得到

$$m = 4Q^2 \tag{12.79}$$

$$CR = 2Q/\omega_0 \tag{12.80}$$

上式仍然有一个留给设计者选择的自由度变量（C 或 R 的值）。

在电容 C_4 与地相连的接地处接入信号源可实现带通滤波器的功能。如果我们将互补变换应用到图 12.34（a）所示的反馈环路上，可以得到等效的反馈环，如图 12.34（b）所示。环路等效意味着图 12.34（b）所示电路具有相同的极点，因而具有相同的ω_0 和 Q 及设计公式［即式（12.77）~式（12.80）］。图 12.34（b）所示的新环可以实现低通传输函数的功能，只要输入信号依照图 12.34（c）所示接入即可。

练习 12.28 分析图 12.34（c）所示的电路，求传输函数 $V_o(s)/V_i(s)$。证明其极点ω_0和 Q 与式（12.77）和式（12.78）给出的一致。证明电路的直流增益等于 1。

练习 D12.29 设计图 12.34（c）所示的电路以实现低通滤波器的功能，$f_0 = 4$ kHz，$Q = 1/\sqrt{2}$。采用 10 kΩ的电阻。

答案：$R_1 = R_2 = 10\ \text{k}\Omega$；$C_3 = 2.81$ nF；$C_4 = 5.63$ nF



图 12.34　（a）在运算放大器的负反馈支路中放置图 12.28（b）所示的桥 T 网络得到的反馈环；（b）对（a）进行互补变换得到的等效环路；（c）通过 R_1 接入输入信号 V_i 可实现低通滤波器的功能

12.9　灵敏度

因为元件参数有容差且运算放大器的增益有限，所以实际滤波器的响应与理想滤波器存在偏差。为了预测这些偏差，设计者利用了灵敏度的概念。具体而言，对二阶滤波器，人们感兴趣的是极点频率如何受到 RC 网络元件参数（既有初始容差，也有以后的漂移）变化的影响和放大器增益的影响。这些灵敏度可以采用经典的灵敏度定义 S_x^y 计算：

$$S_x^y \equiv \lim_{\Delta x \to 0} \frac{\Delta y / y}{\Delta x / x} \tag{12.81}$$

即

$$S_x^y = \frac{\partial y}{\partial x} \frac{x}{y} \tag{12.82}$$

其中，x 表示元件参数值（电阻、电容或放大器增益），y 表示感兴趣的电路参数（比如 ω_0 或 Q），变化比较小时：

$$S_x^y \simeq \frac{\Delta y / y}{\Delta x / x} \tag{12.83}$$

因此我们可以利用 S_x^y 的值来确定由于 x 的每单位变化引起的 y 的每单位变化量。例如，Q 对 R_1 的灵敏度是 5，那么当 R_1 有 1%的增加时，将导致 Q 有 5%的增加。

例题 12.3 对图 12.29 所示的反馈环，求 ω_0 和 Q 对所有无源元件和放大器增益的灵敏度。若设计时有 $C_1 = C_2$，估算灵敏度。

解：为了计算对无源元件的灵敏度（也称为无源灵敏度），我们假设运算放大器增益是无限的。在这种情况下，ω_0 和 Q 由式（12.73）和式（12.74）给出，即对 ω_0，我们有

$$\omega_0 = \frac{1}{\sqrt{C_1 C_2 R_3 R_4}}$$

结合式（12.82）的灵敏度定义得到

$$S_{C_1}^{\omega_0} = S_{C_2}^{\omega_0} = S_{R_3}^{\omega_0} = S_{R_4}^{\omega_0} = -\frac{1}{2}$$

对 Q，我们有

$$Q = \left[\sqrt{C_1 C_2 R_3 R_4}\left(\frac{1}{C_1} + \frac{1}{C_2}\right)\frac{1}{R_3}\right]^{-1}$$

同样应用灵敏度定义，可得

$$S_{C_1}^{Q} = \frac{1}{2}\left(\sqrt{\frac{C_2}{C_1}} - \sqrt{\frac{C_1}{C_2}}\right)\left(\sqrt{\frac{C_2}{C_1}} + \sqrt{\frac{C_1}{C_2}}\right)^{-1}$$

因为在设计时有 $C_1 = C_2$，所以 $S_{C_1}^{Q} = 0$，同样：

$$S_{C_2}^{Q} = 0, \quad S_{R_3}^{Q} = \frac{1}{2}, \quad S_{R_4}^{Q} = -\frac{1}{2}$$

有一点很重要，灵敏度表达式在设计用的具体参数代入之前必须先求出。

然后我们讨论对放大器增益的灵敏度。假设运算放大器的有限增益为 A，反馈特征方程为

$$1 + At(s) = 0 \tag{12.84}$$

其中，$t(s)$由图 12.28（a）给出。为简单起见，无源器件使用设计值，这对灵敏度没有影响，因为我们现在只对放大器增益求灵敏度。利用先前的设计值，即 $C_1 = C_2 = C$，$R_3 = R$，$R_4 = R/4Q^2$，$CR = 2Q/\omega_0$，可以得到

$$t(s) = \frac{s^2 + s(\omega_0 / Q) + \omega_0^2}{s^2 + s(\omega_0 / Q)(2Q^2 + 1) + \omega_0^2} \tag{12.85}$$

其中，ω_0 和 Q 分别表示极点频率和品质因数的标称值或设计值。实际数值的获得需将 $t(s)$代入式（12.84）：

$$s^2 + s\frac{\omega_0}{Q}(2Q^2 + 1) + \omega_0^2 + A\left(s^2 + s\frac{\omega_0}{Q} + \omega_0^2\right) = 0$$

假设放大器的增益 A 是实数，方程两边同时除以 $A + 1$ 可得

$$s^2 + s\frac{\omega_0}{Q}\left(1 + \frac{2Q^2}{A+1}\right) + \omega_0^2 = 0 \tag{12.86}$$

求解上述方程，可以得到实际的极点频率 ω_{0a} 和极点品质因数 Q_a：

$$\omega_{0a} = \omega_0 \tag{12.87}$$

$$Q_a = \frac{Q}{1+2Q^2/(A+1)} \tag{12.88}$$

因此，

$$S_A^{\omega_{0a}} = 0$$

$$S_A^{Q_a} = \frac{A}{A+1}\frac{2Q^2/(A+1)}{1+2Q^2/(A+1)}$$

当 $A >> 2Q^2$ 且 $A >> 1$ 时，可得到

$$S_A^{Q_a} \simeq \frac{2Q^2}{A}$$

通常下标 a 会省略不写，即

$$S_A^{Q} \simeq \frac{2Q^2}{A} \tag{12.89}$$

注意，如果 Q 值较大（$Q \geqslant 5$），则滤波器对放大器增益的灵敏度会很大[①]。 ■

12.9.1　最后的说明

例题12.3说明了单级放大双二次电路的严重不足之处——滤波器对放大器增益的灵敏度很大。虽然已有可以降低 SAB 电路的 S_A^Q［参见 Sedra 等（1980）］的技术，但所付出的代价是必须提高无源灵敏度。尽管 SAB 电路在许多场合都有应用，但是如果滤波器的 Q 值大于 10，人们往往还是采用多运算放大器的双二次电路，比如 12.6 节和 12.7 节中介绍过的电路，这些电路的 S_A^Q 和 Q 成正比，而不像 SAB 电路那样与 Q^2 成正比［见式（12.89）］。

练习 12.30　采用图 12.29 所示的反馈环实现滤波器电路，$C_1 = C_2$，求 ω_0 和 Q 在以下各种情况下的变化率（用百分率表示）：（a）电阻 R_3 提高 2%；（b）电阻 R_4 提高 2%；（c）电阻 R_3 和 R_4 同时提高 2%；（d）两个电容同时降低 2%且两个电阻同时提高 2%。

答案：（a）−1%，+1%；（b）−1%，−1%；（c）−2%，0%；（d）0%，0%

12.10　开关电容滤波器

以上介绍的有源滤波器很难进行大规模生产，而且事实上也不可能做成单片集成的 IC 电路，原因有两个：一是需要很大的电容，二是需要非常精确的 RC 时间常数。一直到现在，人们仍在寻找能够进行 IC 实现的滤波器的设计方法。本节我们将介绍其中的一种方法。

12.10.1　基本原理

开关电容滤波器技术是建立在电路两节点之间的电容在很高频率的充放电状态下等效于一个电阻的概念上实现的。为了进行详细说明，考虑图 12.35（a）所示的有源 RC 积分器。这是我

① 因为运算放大器的开环增益 A 的容差很大，所以将（$S_A^{\omega_0}$）和（S_A^Q）保持为很小是非常重要的。

们熟悉的米勒积分器，在 12.7 节中我们将此电路用在了双积分环双二次电路中。在图 12.35（b）中，我们把电阻 R_1 用一个接地的电容 C_1 和两个 MOS 晶体管构成的开关代替。有些电路中还有更好的开关结构，具体内容已经超出了本书的范围。

图 12.35（b）所示的两个 MOS 开关受两个不重叠的时钟信号驱动，图 12.35（c）给出了信号波形。在此我们假设时钟频率 $f_c(f_c = 1/T_c)$ 远大于被滤波的信号频率，这样在 ϕ_1 时钟阶段，电容 C_1 接输入信号源 v_i，输入源的变化很小，可以忽略，电容 C_1 被充电至 v_i：

$$q_{C1} = C_1 v_i$$

接下来，在 ϕ_2 时钟阶段，电容 C_1 接至运算放大器的虚地输入端，如图 12.35（d）所示，电容 C_1 被迫放电，将先前的电荷 q_{C1} 转移到 C_2 上，方向如图 12.35（d）所示。



图 12.35　开关电容滤波器技术的基本原理：（a）有源 RC 积分器；（b）开关电容积分器；（c）两相时钟信号（没有重叠）；（d）ϕ_1 起作用，电容 C_1 被充电至 v_i，接着在 ϕ_2 阶段，通过电容 C_2 放电

从上面的描述中，我们发现每一个时钟周期 T_c 内电荷 $q_{C1} = C_1 v_i$ 从输入信源被取出，然后提供给积分电容 C_2，因此输入节点（IN）和虚地节点（VG）之间流过的平均电流为

$$i_{av} = \frac{C_1 v_i}{T_c}$$

如果 T_c 非常短，则可以认为上述过程是连续的且存在于节点 IN 和 VG 之间的等效电阻 R_{eq} 定义为

$$R_{eq} \equiv v_i / i_{av}$$

即

$$R_{eq} = T_c / C_1 \qquad (12.90)$$

利用 R_{eq} 可以得到积分器的等效时间常数为

$$\text{时间常数} = C_2 R_{\text{eq}} = T_c \frac{C_2}{C_1} \tag{12.91}$$

因此，决定滤波器频率响应的时间常数就与时钟周期 T_c 和电容比值 C_2/C_1 有关。这两个参数在 IC 工艺里都是很容易控制的参数。特别是时间常数与电容的比值有关而不是与电容的绝对数值有关。在 MOS 工艺里，电容的比值可精确地控制在 0.1%以内。

此外还有一点值得关注：一般的时钟频率（比如 100 kHz）和不很大的电容比值（比如 10）可以得到音频应用所需要的相当大的时间常数（10^{-4} s）。由于电容通常都会占据比较大的芯片面积，因此人们总会设法减小电容的值。有一点很重要，文中曾经引用的精确电容比值是在最小电容为 0.1 pF 的情况下得到的。

12.10.2　实际电路

图 12.35（b）所示的开关电容（SC）电路实现了一个反相积分器的功能［注意图 12.35（d）所示的流过电容 C_2 的充电电流方向］。12.7 节讲到，一个双积分环有源滤波器是由一个反相积分器和一个同相积分器构成的。为了实现开关电容双二次电路，我们需要一对互补的开关电容积分器。图 12.36（a）给出了一个同相积分器的电路。读者应该根据两个时钟信号的相位推导电路的特性，证明电路功能和图 12.36（b）所示一致，只是符号相反。



图 12.36　一对互补开关电容积分器，它们对杂散电容均不敏感：
（a）同相开关电容积分器；（b）反相开关电容积分器

图 12.36（a）所示电路除了能够实现同相积分功能外，对杂散电容也不敏感，这里我们不对此做更深入的分析，感兴趣的读者可以参考 Schaumann，Ghausi 和 Laker（1990）的文献资料。

改变两个开关上的时钟信号相位便可得到图 12.36（b）所示的电路。这个电路实现的是反相积分器的功能，与图 12.35（b）一样，但是电路对杂散电容不敏感［图 12.35（b）没有此特性］。图 12.36 所示的一对互补积分器成为了开关电容滤波器设计时的标准模块电路。

现在让我们来实现一个完整的双二次电路。图 12.37（a）所示是已经讲过的有源 RC 双积分环电路。考虑到级联积分器 2 和倒相器构成的是一个同相积分器，接下来用开关电容等效电路替换每一个电阻便可得到图 12.37（b）所示的电路。暂时忽略第一级积分器的阻尼元件（开关电容 C_5），发现反馈回路由一个反相器和一个同相积分器组成，阻尼开关电容起定相作用。改变相位会导致反馈成为正性质，极点将被移至 s 平面右半侧。另一方面，输入端的开关电容 C_6 的定相不是很重要，相位颠倒只是改变了传输函数的符号。

分析了有源 RC 双二次电路和开关电容双二次电路的相关特性后，现在来推导设计公式。分析图 12.37（a）所示电路，得到

$$\omega_0 = \frac{1}{\sqrt{C_1 C_2 R_3 R_4}} \tag{12.92}$$

将 R_2 和 R_4 用其等效的开关电容等效值代入，可得

$$R_3 = T_c / C_3 \quad 和 \quad R_4 = T_c / C_4$$

从而得 SC 双二次电路的 ω_0 为

$$\omega_0 = \frac{1}{T_c}\sqrt{\frac{C_3}{C_2}\frac{C_4}{C_1}} \tag{12.93}$$

通常选择两个积分器的时间常数相等，即

$$\frac{T_c}{C_3}C_2 = \frac{T_c}{C_4}C_1 \tag{12.94}$$

若进一步选择两积分电容也相等，即

$$C_1 = C_2 = C \tag{12.95}$$

则

$$C_3 = C_4 = KC \tag{12.96}$$

利用式（12.93）可得

$$K = \omega_0 T_c \tag{12.97}$$

对相同时间常数的情况，图 12.37（a）所示电路的品质因数 Q 由 R_5/R_4 确定，相应的图 12.37（b）所示电路的 SC 品质因数 Q 为

$$Q = \frac{T_c / C_5}{T_c / C_4} \tag{12.98}$$

电容 C_5 由下式确定：

$$C_5 = \frac{C_4}{Q} = \frac{KC}{Q} = \omega_0 T_c \frac{C}{Q} \tag{12.99}$$



图 12.37　（a）双积分环有源 RC 双二次电路；（b）对应的开关电容

最后，中心频率点上的增益为

$$\text{中心频率增益}=\frac{C_6}{C_5}=Q\frac{C_6}{\omega_0 T_c C} \tag{12.100}$$

练习 D12.31 采用 $C_1=C_2=20$ pF 设计图 12.37（b）所示的电路，实现带通滤波器的功能。要求 $f_0=10$ kHz，$Q=20$，中心频率增益为 1。时钟频率 $f_c=200$ kHz，求电容 C_3，C_4，C_5 和 C_6 的值。

答案：6.283 pF；6.283 pF；0.314 pF；0.314 pF

12.10.3 最后的说明

我们尽力提供给读者的只是有关开关电容滤波器电路的简单介绍。我们做了许多简化假设才得到了开关电容等效电阻值的重要等式[即式（12.90）]。等效电阻值只有当 $f_c=\infty$ 时才是精确的，在 $f_c >> f$ 时近似准确。开关电容滤波器实际上是一个数据采样网络，对其进行分析和设计时采用变换技术是比较准确的。感兴趣的读者可以参考有关的文献资料。

12.11 调谐放大器

这一节要介绍一种特殊的选频网络——LC 调谐放大器。图 12.38 所示的是调谐放大器幅频响应的一般波形。要讨论的技术将应用于中心频率在几百 kHz 到几百 MHz 范围内的调谐放大器中。调谐放大器在通信接收机的射频（RF）模块和中频（IF）模块及其他各种系统中都有应用的场合。需要指出的是图 12.38 所示的频响和前面几节讨论过的带通滤波器的频响很相似。

如图 12.38 所示，幅频响应曲线有三个特征参数：中心频率 ω_0、3 dB 带宽和边缘选择性。其中边缘选择性通常被定义为 30 dB 带宽与 3 dB 带宽的比值。许多应用场合的 3 dB 带宽均小于 5% 的 ω_0，窄带特性使得某种近似分析成为可能，因而设计的过程可以被简化，我们将在后面解释。



图 12.38 调谐放大器的频率响应

本节讨论的调谐放大器都是小信号放大器，属于“A 类”模式，即晶体管始终是导通的。基于“C 类”的调谐功放电路和开关模式工作的其他调谐放大器不属于本书讨论的内容。（关于放大器分类的讨论可参见 14.1 节。）

12.11.1 基本原理

设计调谐放大器的基本原理是将 LC 谐振回路作为 BJT 或 FET 放大器的负载，或者放在输入端，如图 12.39 所示，这是一个用 LC 谐振回路作为负载的 MOSFET 放大器。为简单起见，该电

路没有包括偏置部分。因为这个电路只有一个单级的调谐回路，所以也称为单调谐放大器。放大器的等效电路如图 12.39（b）所示，这里的 R 表示负载电阻 R_L 和晶体管输出电阻 r_o 的并联等效值，C 是 C_L 和晶体管输出电容（通常很小）的并联等效值。由等效电路可以写出

$$V_o = \frac{-g_m V_i}{Y_L} = \frac{-g_m V_i}{sC + 1/R + 1/sL}$$

则电压增益可表示为

$$\frac{V_o}{V_i} = -\frac{g_m}{C}\frac{s}{s^2 + s(1/CR) + 1/LC} \tag{12.101}$$

这是一个二阶带通函数，因而调谐放大器的中心频率为

$$\omega_0 = 1/\sqrt{LC} \tag{12.102}$$

3 dB 带宽为

$$B = \frac{1}{CR} \tag{12.103}$$

品质因数 Q 为

$$Q \equiv \omega_0 / B = \omega_0 CR \tag{12.104}$$

中心频率增益为

$$\frac{V_o(j\omega_0)}{V_i(j\omega_0)} = -g_m R \tag{12.105}$$

注意，中心频率增益也可以通过观察得到。谐振时 L 和 C 的电抗相互抵消，并联 LCR 电路的阻抗降为 R。



图 12.39　利用以谐振回路作为负载的 MOSFET 说明调谐放大器的基本原理。偏置部分没有在图中画出

例题 12.4 设计一个如图 12.39 所示的调谐放大器，要求 $f_0 = 1$ MHz，3 dB 带宽 = 10 kHz，中心频率增益 = − 10 V/V。场效应管在偏置工作点上有：$g_m = 5$ mA/V，输出电阻 $r_o = 10$ kΩ。输出电容很小，可以忽略。确定 R_L，C_L 和 L 的值。

解：中心频率增益 $= -10 = -5R$，所以 $R = 2$ kΩ。由于 $R = R_L \| r_o$，所以 $R_L = 2.5$ kΩ。

$$B = 2\pi \times 10^4 = \frac{1}{CR}$$

即

$$C = \frac{1}{2\pi \times 10^4 \times 2 \times 10^3} = 7958 \text{ pF}$$

因为 $\omega_0 = 2\pi \times 10^6 = 1/\sqrt{LC}$，因此得到

$$L = \frac{1}{4\pi^2 \times 10^{12} \times 7958 \times 10^{-12}} = 3.18\ \mu\text{H}$$ ■

12.11.2 电感损耗

电感的能量损耗通常用与之串联的电阻 r_s 来表示，如图 12.40（a）所示。只是人们通常关心的是在谐振频率点上的品质因数 Q，而不是 r_s 的具体数值：

$$Q_0 \equiv \frac{\omega_0 L}{r_s} \qquad (12.106)$$

Q_0 的典型值在 50 到 200 之间。

如图 12.40（b）所示，将电感的损耗用并联电阻 R_p 表示可以简化电路的分析。R_p 和 Q_0 的关系可以通过写出图 12.40（a）所示电路的导纳得到：



图 12.40 电感等效电路

$$Y(j\omega_0) = \frac{1}{r_s + j\omega_0 L}$$

$$= \frac{1}{j\omega_0 L} \frac{1}{1 - j(1/Q_0)} = \frac{1}{j\omega_0 L} \frac{1 + j(1/Q_0)}{1 + (1/Q_0^2)}$$

当 $Q_0 >> 1$ 时，

$$Y(j\omega_0) \simeq \frac{1}{j\omega_0 L}\left(1 + j\frac{1}{Q_0}\right) \qquad (12.107)$$

令上述阻抗等于图 12.40（b）所示的阻抗，得到

$$Q_0 = \frac{R_p}{\omega_0 L} \qquad (12.108)$$

上式等价于：

$$R_p = \omega_0 L Q_0 \qquad (12.109)$$

最后要指出的是，电感线圈的品质因数是调谐电路 Q 值的上限。

练习 12.32 假如例题 12.4 的电感品质因数 $Q_0 = 150$，求 R_p 的值，然后求使得电路的总 Q 和带宽均不改变的负载 R_L 的值。

答案：3 kΩ；15 kΩ

12.11.3　变压器的使用

很多情况下电感的设计值是不实际的，高 Q_0 值的线圈电感实际上是找不到的。简单的解决方法是使用变压器来改变阻抗，或者说，采用中心抽头的自耦变压器，如图 12.41 所示，只要将线圈绕在铁氧体上，就可以实现两部分电感之间的紧耦合，从而得到图中所示的变换关系。结果是端点 1 和 1′之间的调谐电路等效于图 12.39（b）所示电路。比如，假设匝数比 $n=3$，放到例题 12.4 的放大电路中，则所需要的线圈电感量为 $L'=9\times3.18=28.6\mu H$，电容量为 $C'=7958/9=884$ pF，现在的两个值都要比原先的值更实际。



图 12.41　用于实现阻抗变换以允许采用大电感 L'和小电容 C'的中心抽头电感

在实际应用中，采用调谐电路的输出耦合至下一级的输入端，中心抽头的线圈还可以提高下一级放大器的有效输入电阻，这样做避免了电路总 Q 值的下降。这一点将在图 12.42 和接下来的练习中给予说明。

练习 D12.33　考虑图 12.42（a）所示的电路，首先不使用中心抽头线圈。设 $L=5\mu H$，R_1 取固定值 1 kΩ，我们希望设计的调谐放大器中心频率为 $f_0=455$ kHz，3 dB 带宽是 10 kHz（这是 AM 收音机的中频放大器）。如果 BJT 的 $R_{in}=1$ kΩ，$C_{in}=200$ pF，求实际得到的带宽和电容 C_1 的值。

答案：13 kHz；24.27 nF

练习 D12.34　因为练习 12.33 得到的带宽比需要的宽，因此我们换一种设计方法，即采用中心抽头的线圈，如图 12.42（a）所示。求使得性能参数满足要求的线圈的匝数比。再求需要的新的电容 C_1 的值以及谐振时的电流增益 I_c/I。假设在偏置点处 BJT 的 $g_m=40$ mA/V。

答案：1.36；24.36 nF；19.1 A/A



图 12.42　（a）采用抽头线圈实现调谐放大器输出到另一个放大器输入之间的耦合；（b）等效电路。注意使用抽头线圈提高了第二级放大器的有效输入阻抗

12.11.4 多级调谐放大器

图 12.39 所示的单级调谐放大器的选择性在许多应用中略显不足，比如收音机或电视机的中频放大器。要获得较好的选择性往往需要再接上另外的调谐电路，图 12.43 就是一个输入端有调谐回路、输出端也有调谐回路的 BJT 放大器[①]。电路同时给出了直流偏置，我们发现，其偏置电路和低频分立元件放大器的经典偏置方式非常相似，但是采用了与电阻 R_{B1} 和 R_{B2} 串联的高频扼流圈（RFC），其目的是避免偏置电阻对输入端调谐回路的负载效应。高频扼流圈在信号频率上有很高的阻抗，高频扼流圈用于 RF 调谐放大器的偏置的现象很普遍。

由于米勒电容 C_μ 的作用，分析和设计图12.43 所示的双调谐放大器很复杂。而且负载不单是电阻，6.4.4 节有关放大器的介绍可以说明等效的米勒输入阻抗是复数，该反射阻抗将导致输入回路重新调谐，即电路的频响特性产生偏移。毋庸讳言，C_μ 电容的耦合效应使得电路的调谐（校正）非常困难。更严重的是，电容 C_μ 会引起电路的振荡［参见 Gray 和 Searle（1969）以及习题 12.75］。

为了抵消 C_μ 的作用，可以另外增加电路以产生一个电流，其方向和流过 C_μ 的电流方向相反，大小相同。或者采取更常用的方法，调整电路的组态，使其不受米勒效应的影响。这一点留待后叙。在结束本节之前还要说明一点，在设计图12.43 所示的各种电路类型时，BJT 通常会使用它的 y 参数模型（参见附录 B）。之所以这样做，是因为电容 C_μ 在电路中起了很大的作用，y 参数可以使得分析简便（与混合π 模型相比），而且 y 参数在 ω_0 频率上比较容易测量。对窄带放大器来说，一般可以假设通带内的 y 参数近似为常数。



图 12.43 输入端和输出端均接有调谐回路的 BJT 调谐放大器

12.11.5 cascode 和 CC-CB 级联电路

我们在第6 章介绍了放大器的频响，知道有两种放大器没有米勒效应。这就是共射–共基和共集–共基级联电路。图12.44 所示是基于这两种组态的调谐放大器。在实现时，CC-CB 电路更受欢迎，因为它的差分结构使得它非常适合于集成偏置技术。［注意，图 12.44（a）所示电路没有画出偏置的详细电路。偏置可以采用和前面几章介绍的结构相似的结构。］

① 注意，输入电路是一个并联谐振回路，输入信号应该采用电流源（而不是电压源）。



图 12.44　两种不受米勒效应影响的调谐放大器组态；（a）cascode 组态；（b）共集–共基级联组态（注意，图中未画出 cascode 组态的详细偏置）

12.11.6　同步调谐

设计多级调谐放大器会遇到各级调谐电路究竟应该调谐在什么频率上的问题。不管问题如何解决，目的只有一个，那就是要使整个电路具有宽平坦通带和很高的边缘选择性。为探讨这个问题，我们假设总频响是各单级频响的乘积。换言之，各级之间没有相互作用。我们采用图 12.44 所示的电路很容易实现。

考虑 N 级相同的谐振回路，我们称之为同步调谐。图12.45 给出了单级和多级级联的频率响应。观察发现，总带宽收缩了，总 3 dB 带宽 B 和每一个调谐电路的ω_0/Q 有关（参见习题 12.77）：

$$B = \frac{\omega_0}{Q}\sqrt{2^{1/N} - 1} \tag{12.110}$$

因子 $\sqrt{2^{1/N} - 1}$ 称为带宽收缩因子。给定 B 和 N，可以利用式（12.110）确定每一级调谐回路所需要的ω_0/Q。

练习 D12.35　设计 FM 收音机的中频放大器。采用两级同步调谐电路，每一级的 $f_0 = 10.7$ MHz，求每一级的 3 dB 带宽，使得放大器的总带宽为 200 kHz。各级均采用 3μH 的电感，求各级的电容 C 和电阻 R 的值。

答案：310.8 kHz；73.7 pF；6.95 kΩ



图 12.45　同步调谐放大器的频率响应

12.11.7　参差调谐

比较好的频响特性是将各级调谐在不同的频率点上，如图 12.46 所示，这种调谐称为参差调谐。参差调谐放大器在中心频率附近一般都具有最大的平坦特性。该频响特性是通过把最大平坦（巴特沃斯）低通滤波器的频率轴变换到ω_0得到的。现在我们就来讨论具体做法。



图 12.46　参差调谐各谐振器可以得到在通带内平坦得多的总频响特性，比较的对象是同步调谐放大器（见图 12.45）

二阶带通滤波器的传输函数用极点频率表示为

$$T(s)=\frac{a_1 s}{\left(s+\frac{\omega_0}{2Q}-j\omega_0\sqrt{1-\frac{1}{4Q^2}}\right)\left(s+\frac{\omega_0}{2Q}+j\omega_0\sqrt{1-\frac{1}{4Q^2}}\right)} \tag{12.111}$$

对窄带滤波器而言，$Q>>1$，且对$+j\omega_0$附近的 s 值来说［见图 12.47（b）］，分母的第二项可近似为（$s+j\omega_0\simeq 2s$），因此，式（12.111）在$j\omega_0$附近可近似为

$$T(s)\simeq\frac{a_1/2}{s+\omega_0/2Q-j\omega_0}=\frac{a_1/2}{(s-j\omega_0)+\omega_0/2Q} \tag{12.112}$$

这称为窄带近似。注意，在幅频响应中[①]，令 $s=j\omega$，当 $\omega=\omega_0$ 时，其峰值正如我们预期的那样等于 $a_1 Q/\omega_0$。



图 12.47　对一阶低通滤波器进行变换可得到二阶窄带滤波器：（a）p 平面上的一阶滤波器极点；（b）应用 $s=p+j\omega_0$ 变换并增加一个共轭复数极点可得到二阶带通滤波器的极点；（c）一阶低通滤波器的幅频响应；（d）二阶带通滤波器的幅频响应

现在考虑一阶低通滤波网络，单个极点位于 $p=-\omega_0/2Q$（我们用 p 表示低通滤波器的复数频率变量）。其传输函数为

$$T(p)=\frac{K}{p+\omega_0/2Q} \tag{12.113}$$

其中，K 是常数。比较式（12.112）和式（12.113），我们注意到当 $p=s-j\omega_0$ 时，两式相等，因而，

$$s=p+j\omega_0 \tag{12.114}$$

这个结论说明二阶带通滤波器在中心频率 $s=j\omega_0$ 附近的频率响应等同于极点在（$-\omega_0/2Q$），$p=0$ 附近的一阶低通滤波器的频率响应，所以带通滤波器的频率响应可以一阶低通滤波器为原型，通过变换极点频率并增加共轭复数极点得到，如图 12.47（b）所示。这称为窄带滤波器的低通到带通的转换。

---

① 带通响应关于中心频率 ω_0 几何对称。也就是幅度相等的每一对频率 ω_1 和 ω_2 满足 $\omega_1\omega_2=\omega_0^2$。当 Q 值很高时，接近于 ω_0 的频点上的几何对称变成了算术对称，即幅频响应相等的两个频率离开 ω_0 的距离是相等的。该结论对高阶带通滤波器也是正确的，条件是电路设计采用的是本节介绍的变换方法。

$p=s-j\omega_0$的变换可以应用到阶数高于 1 的低通滤波器中。例如，我们可以把一个最大平坦二阶低通滤波器（$Q=1/\sqrt{2}$）转换成一个最大平坦带通滤波器。如果带通滤波器的 3 dB 带宽是 B rad/s，那么低通滤波器的 3 dB 频率（也是极点频率）就是（$B/2$）rad/s，如图 12.48 所示。得到的四阶带通滤波器就是一个参差调谐电路，两个调谐回路（参见图 12.48）为

$$\omega_{01}=\omega_0+\frac{B}{2\sqrt{2}} \qquad B_1=\frac{B}{\sqrt{2}} \qquad Q_1\simeq\frac{\sqrt{2}\omega_0}{B} \tag{12.115}$$

$$\omega_{02}=\omega_0-\frac{B}{2\sqrt{2}} \qquad B_2=\frac{B}{\sqrt{2}} \qquad Q_2\simeq\frac{\sqrt{2}\omega_0}{B} \tag{12.116}$$

注意，总频率响应在归一化频率上的增益是 1，各单级频率响应在相同频率上的增益是$\sqrt{2}$，见图 12.48（d）。



图 12.48　对二阶低通最大平坦响应进行变换得到四阶窄带参差调谐放大器的极点和频率响应

练习 D12.36　把练习 12.35 改成设计一个参差调谐的 IF 放大器。求 f_{01}，B_1，f_{02} 和 B_2。另外再求每一级的 C 和 R 的值。（电感仍采用 3μH。）

答案：10.77 MHz；141.4 kHz；10.63 MHz；141.4 kHz；72.8 pF；15.5 kΩ；74.7 pF；15.1 kΩ

练习 12.37　在谐振频率点上的电压增益与电阻 R 成正比，求两个电路在 10.7 MHz 处的电压增益的比值：一个电路是练习 12.36 设计的参差调谐的放大器，另一个电路是练习 12.35 设计的同步调谐的放大器。（提示：对参差调谐放大器来说，ω_0 处的电压增益等于各单级调谐回路在其 3 dB 频率处的增益的乘积。）

答案：2.42

12.12　SPICE 仿真实例

滤波器设计中使用电路仿真至少有三个目的：（1）验证使用理想元件时的设计正确性；（2）了解运算放大器的非理想特性对滤波器响应的影响；（3）确定使用有一定容差的实际元件实现的电路的百分比，该百分比（也就是成品率）应满足设计要求。本节列举两个例子来说明前两个目的。计算机辅助设计的第三个目的非常重要，也是一个很专业的问题，它超出了本书的范围。

例题 12.5　验证一个五阶切比雪夫滤波器的设计

我们的第一个例子是利用仿真来验证一个五阶切比雪夫滤波器的设计，具体而言，我们对元件参数已在练习 12.20 中求得的电路进行仿真。完整的电路如图 12.49（a）所示。电路由两个二阶 LCR 电路和一个一阶运算放大器 RC 电路级联而成，其中二阶电路的电感采用的是电感模拟 Antoniou 电路。利用 PSpice，我们要比较幅频响应幅度和根据传输函数直接计算得到的幅度。这里我们注意到，PSpice 还能利用模拟行为模型（ABM）库中的 Laplace（拉普拉斯）变换模块完成后一项工作。



图 12.49　例题 12.5 的电路：（a）五阶切比雪夫滤波器的电路实现。电路由两级二阶 LCR 谐振器和一阶运算放大器 RC 电路级联而成，电感采用模拟电感电路



(b)

图 12.49（续） 例题 12.5 的电路：（b）增益为 A 的理想运算放大器的 VCVS 表示

既然仿真的目的仅仅是完成设计的验证，我们不妨假设器件都是理想的。我们采用运算放大器的理想模型，也就是电压控制的电压源（VCVS）模型，其增益为 10^6 V/V，如图 12.49（b）所示。

进行 SPICE 仿真时，滤波器输入端采用 1 V 的交流信号，从 1 Hz 到 20 kHz 内完成交流仿真分析，并画出输出电压幅度对频率的曲线，如图 12.50 所示。通带内的扩展波形和整个波段内的幅频响应曲线都显示在图中。这些结果几乎与直接计算理想传输函数得到的结果相同，从而验证了该设计是正确的。



图 12.50 图 12.49 所示的五阶低通滤波器的幅频响应：（a）通带内的扩展波形；（b）通带和阻带内的完整波形 ■

例题 12.6 分析运算放大器有限带宽对双积分环滤波器性能的影响

在这个例子中，我们将讨论实际运算放大器的有限带宽对双积分环滤波器频响的影响。电路采用的是图 12.25（b）所示的 Tow-Thomas 双二次电路。该电路被设计为可提供 $f_0 = 10$ kHz、$Q = 20$、中心频率增益等于 1 的通带频响。使用的运算放大器为 741 型。具体而言，对运算放大器单时间常数线性网络的端口特性所建立的模型如图 12.51 所示。由于这里进行的分析都是小信号（交流）分析，因而忽略了非线性特性，即运算放大器的宏模型中没有包含非线性特性（如果需要考

虑运算放大器的非线性特性，必须进行瞬态分析）。以下的参数是图 12.51 所示的运算放大器宏模型要用到的：

$$R_{id} = 2\ \text{M}\Omega \qquad R_{icm} = 500\ \text{M}\Omega \qquad R_o = 75\Omega$$
$$G_m = 0.19\ \text{mA/V} \quad R_b = 1.323\times10^9\ \Omega \quad C_b = 30\ \text{pF}$$

741 型运算放大器特定的输入输出电阻值产生了以上这些参数值。它们还进一步提供了直流增益 $A_0 = 2.52\times10^5$ V/V，3 dB 带宽 4 Hz，这些参数也与 741 型运算放大器的值相同。注意，选择 G_m，R_b 和 C_b 的值并不重要，只要满足 $G_mR_b = A_0$ 和 $C_bR_b = 1/2\pi f_b$ 即可。



图 12.51　工作在线性区域的运算放大器的单极点宏模型

需要仿真的 Tow-Thomas 电路如图 12.52 所示。电路进行两种情况下的 PSpice 仿真：（1）假设运算放大器是 741 型的，其线性宏模型如图 12.51 所示；（2）假设运算放大器是理想的，直流增益 $A_0 = 10^6$ V/V，使用图 12.49 所示的近似理想的模型。两种情况下的滤波器输入都是 1 V 的交流信号，仿真的频率范围从 8 kHz 到 12 kHz，分别画出输出电压幅度对频率的波形。



图 12.52　例题 12.6 的电路。采用 Tow-Thomas 双二次电路实现二阶带通滤波器，$f_0 = 10$ kHz，$Q = 20$，中心频率增益为 1

仿真结果如图 12.53 所示，从中可以发现，采用 741 型运算放大器和理想运算放大器得到的滤波器性能具有明显差别。具体而言，采用实际运算放大器的滤波器的中心频率偏移了–100 Hz，3 dB 带宽也从 500 Hz 降到大约 110 Hz，因此实际上 Q 值从理想值 20 上升到了 90 左右。这种现象称为 Q 增强，在分析双积分环双二次电路时曾被预测到，如果运算放大器带宽是有限的，Q 会增加［参见 Sedra 和 Brackett（1978）］。分析表明，Q 增强的原因是运算放大器的有限带宽引入了滞后的附加相移，如果在反馈环路中引入超前相移，就可以补偿 Q 增强效应。只要在电阻 R_2 边上串接一个小电容 C_c 即可实现补偿。为了分析该补偿技术是否可行，我们变换电容 C_c 的值，重

复进行 PSpice 仿真，仿真结果如图 12.54（a）所示。补偿电容从 0 pF 开始增加，滤波器的 Q 值和谐振峰值都向理想值靠近，但补偿电容 $C_c = 80$ pF 时曲线偏离理想情况比较严重，所以最优的补偿电容值应该在 60 pF 到 80 pF 之间。采用 PSpice 做进一步仿真，得到最优的补偿电容值为 64 pF，相应的频响特性如图 12.54（b）所示，我们注意到，虽然 Q 值基本降到了设计值，但是中心频率仍有偏移，这里我们不再对此做更深入的研究，因为我们的目的不是对双积分环双二次电路的设计进行讨论，而是通过对有源滤波器非理想性能的讨论熟悉 SPICE 的应用。



图 12.53　采用 741 型运算放大器实现的 Tow-Thomas 双二次电路的幅频响应和理想幅频响应的比较。结果表明，741 型运算放大器的有限直流增益和有限带宽对 Tow-Thomas 双二次电路幅频特性有影响



(a)

图 12.54　（a）不同补偿电容的 Tow-Thomas 双二次电路的幅频响应，为便于比较，理想幅频特性也画在图中



(b)

图 12.54（续）　（b）采用 64 pF 补偿电容的 Tow-Thomas 双二次电路幅频响应和理想幅频响应的比较 ■

小结

- 滤波器电路是一个线性二端口网络，其传输函数为 $T(s) = V_o(s)/V_i(s)$。在物理频率上，滤波器的传输特性可以表示为 $T(j\omega) = |T(j\omega)|e^{j\phi(\omega)}$。幅频特性既可以用分贝（dB）形式的增益函数 $G(\omega) \equiv 20\log|T|$ 表示，也可以用分贝形式的衰减函数 $A(\omega) \equiv -20\log|T|$ 表示。
- 滤波器的传输特性可以用通带和阻带的边界来表征：通带传输允许的最大偏差为 A_{max}（dB），阻带最小衰减为 A_{min}（dB）。有些应用场合还需要对相频特性进行规范。
- 滤波器传输函数可以表示成 s 的两个多项式的比值。分母多项式的次数是 N，也是滤波器的阶数。分母多项式的 N 个根就是极点（自然模式）。
- 为了得到高选择性的响应，极点应该是复数，而且是成对出现的（除了 N 是奇数的情况，有实数极点）。零点应该位于包括 $\omega = 0$ 和 $\omega = \infty$ 的阻带内的 $j\omega$ 轴上。
- 巴特沃斯滤波器逼近实现了在 $\omega = 0$ 处的最大平坦低通特性。当 ω 增加时，传输特性单调下降，在 $\omega = \infty$ 处下降至 0（无限衰减），所有 N 个传输零点都位于 $\omega = \infty$ 处。式（12.11）给出了 $|T|$，其中的 ϵ 由式（12.14）确定，阶数 N 由式（12.15）确定。极点频率根据图 12.10 所示的分布结构确定，传输函数由式（12.16）确定。
- 切比雪夫滤波器逼近实现了通带内的等波纹传输和阻带内的单调下降传输。所有的传输零点均位于 $s = \infty$。式（12.18）给出通带内的 $|T|$，式（12.19）给出阻带内的 $|T|$，其中 ϵ 的值由式（12.21）确定，阶数 N 由式（12.22）确定，极点频率由式（12.23）确定，传输函数由式（12.24）确定。
- 有关一阶滤波器函数及其电路实现的总结参见图 12.13 和图 12.14。
- 7 种典型的滤波器函数的特性参见图 12.16。
- 图 12.17（a）所示的 LCR 谐振器实现了一对共轭复数极点，其频率为 $\omega_0 = 1/\sqrt{LC}$，品质因数

$Q=\omega_0 CR$。该谐振器可以实现图 12.18 中的各种二阶滤波器函数。

- 采用图 12.20（a）所示的电感模拟 Antoniou 电路替换 LCR 谐振器中的电感，便可得到图 12.21（b）所示的运算放大器 RC 谐振器。该电路可以实现图 12.22 所示的各种二阶滤波器函数。电路设计公式见表 12.1。
- 基于双积分环结构的双二次电路是电路变换最多、使用最普遍的二阶滤波器电路实现形式。有两种电路形式：一种是图 12.24（a）所示的 KHN 电路，它可以实现 LP，BP 和 HP 功能，而且可以将它们各自的输出端接到图 12.28（b）所示的加法电路上，实现陷波函数和全通函数的功能；另一种是图 12.25（b）所示的 Tow-Thomas 电路，它可以实现 BP 和 LP 的功能。在 Tow-Thomas 中加上前馈电路便可得到如图 12.26 所示的电路，它可以实现任何二阶函数的功能（参见表 12.2）。
- 单级放大双二次电路（SAB）是在运算放大器的反馈回路上放置桥 T 网络而得到的电路。如果运算放大器是理想的，实现的极点位置和 RC 网络的零点位置相同。在反馈回路上进行互补变换可以得到另外一个反馈环，它们有相同的极点。输入信号接在电路与地相连的节点处可以得到不同的电路传输零点。SAB 电路对运算放大器的使用很经济，但对运算放大器的非理想特性较敏感，从而限制了其在低 Q 值情况下的应用（$Q \leqslant 10$）。
- 经典灵敏度函数（$S_x^y=\frac{\partial y/y}{\partial x/x}$）是一个非常有用的工具，它可以用来分析滤波器电路对元件参数值的容忍度以及对运算放大器非理想特性的容忍度，实际元件参数值与设计值之间的偏差是不可避免的。
- 开关电容（SC）滤波器基于这样的原理：一个位于电路两节点之间的电容在周期性高频 f_c 信号作用下，其功能和一个电阻相同，该电阻阻值为 $R=1/Cf_c$。SC 滤波器采用 CMOS 集成工艺可以实现单片集成。
- 调谐放大器采用 LC 谐振回路作为负载，或者接在晶体管放大器的输入端。它们主要应用在通信接收机的 RF 调谐器和 IF 放大器的电路设计中。Cascode 和 CC-CB 级联组态在调谐放大器设计中经常被用到。参差调谐各单级调谐放大器可以得到比较平坦的通带响应（和所有各级同步调谐的电路相比较）。

习题

12.1 节：滤波器传输、分类和规范

12.1 一阶低通滤波器函数（比如由 RC 电路实现）可以表示成 $T(s)=\omega_0/(s+\omega_0)$，其中 ω_0 是滤波器的 3 dB 带宽。用表格形式给出参数 $|T|$，ϕ，G，A 在以下特定频率点上的值：$\omega=0$，$0.5\omega_0$，ω_0，$2\omega_0$，$5\omega_0$，$10\omega_0$，$100\omega_0$。

*12.2 一个滤波器的传输函数为 $T(s)=1/[(s+1)(s^2+s+1)]$，证明 $|T|=\sqrt{1+\omega^6}$ 并写出相位函数 $\phi(\omega)$ 的表达式。计算 $\omega=0.1$ rad/s，1 rad/s，10 rad/s 时的 $|T|$ 和 ϕ 的值，然后求对应于以下输入信号的输出信号：

（a）$2\sin 0.1t$ (V)

（b）$2\sin t$ (V)

（c）$2\sin 10t$ (V)

12.3 滤波器的幅频响应如图 12.3 所示，求 $\omega=0$，$\omega=\omega_p$ 和 $\omega=\omega_s$ 时的 $|T|$。其中，$A_{max}=0.5$ dB，$A_{min}=40$ dB。

D12.4　一个低通滤波器要求在通带内传输信号，通带范围为 0~4 kHz，传输波动不超过 10%（即通带内的最大和最小传输的比值不超过 1.1）。阻带范围从 5 kHz 到 ∞，阻带传输不超过通带传输最大值的 0.1%，求 A_{max} 和 A_{min} 的值，以及滤波器的选择性因子。

12.5　一个低通滤波器的规范参数是 $A_{max}=1$ dB，$A_{min}=10$ dB。我们发现单时间常数的 RC 电路能够满足滤波器的规范要求，该 RC 电路的时间常数是 1 s，直流增益是 1。则该滤波器的 ω_p 和 ω_s 必须是多少？选择性因子是多少？

12.6　规范高通滤波器的参数并画出传输特性。$f \geqslant 2$ kHz 定义为滤波器的通带，$f \leqslant 1$ kHz 定义为滤波器的阻带，$A_{max}=0.5$ dB，$A_{min}=50$ dB。

12.7　规范带阻滤波器的参数并画出传输特性。$0 \leqslant f \leqslant 10$ kHz 和 $20\text{ kHz} \leqslant f \leqslant \infty$ 定义为滤波器的通带，且 $A_{max}=1$ dB。阻带的范围从 $f=12$ kHz 到 $f=16$ kHz，最小衰减为 40 dB。

12.2 节：滤波器传输函数

12.8　考虑一个五阶低通滤波器，其所有极点均位于半径为 10^3 rad/s 的圆上。其中一对共轭极点和 $j\omega$ 的夹角为 18°，另一对零点的夹角为 54°。求满足下列情况的传输函数：

（a）所有的传输零点均位于 $s=\infty$，直流增益为 1。

（b）所有的传输零点均位于 $s=0$，高频增益为 1。

每种情况下的滤波器各是何种类型的？

12.9　一个三阶低通滤波器具有位于 $\omega=2$ rad/s 和 $\omega=\infty$ 处的零点，它的极点位于 $s=-1$ 和 $s=-0.5\pm j0.8$ 处，直流增益为 1，求传输函数 $T(s)$。

12.10　求一个带通滤波器的阶数 N 和传输函数 $T(s)$。滤波器的传输零点如下：一个位于 $\omega=0$，一个位于 $\omega=10^3$ rad/s，一个位于 $\omega=3\times10^3$ rad/s，一个位于 $\omega=6\times10^3$ rad/s，一个位于 $\omega=\infty$。如果滤波器在通带内是单调下降的，且峰值出现在频率等于 2×10^3 rad/s 处，阻带内等波纹传输。画出 $|T|$ 的波形。

*12.11　分析图 P12.11 所示的 RLC 电路，确定其传输函数 $V_o(s)/V_i(s)$ 以及零点和极点。（提示：从输出端开始分析到输入端。）



图 P12.11

12.3 节：巴特沃斯与切比雪夫滤波器

D12.12　确定巴特沃斯滤波器的阶数 N，其传输特性为：$A_{max}=1$ dB，$A_{min}\geqslant 20$ dB，选择性因子 $\omega_s/\omega_p=1.3$。实际的阻带衰减最小值是多少？如果 A_{min} 正好等于 20 dB，A_{max} 可以降到何值？

12.13　计算七阶巴特沃斯滤波器在频率等于 3 dB 频率的 1.6 倍处的衰减值。

12.14　求五阶巴特沃斯滤波器的极点频率，已知 1 dB 带宽是 10^3 rad/s，$N=5$。

D12.15　设计一个巴特沃斯滤波器，要求其满足以下低通滤波器的规范：$f_p=10$ kHz，$A_{max}=2$ dB，$f_s=15$ kHz，$A_{min}=15$ dB，求阶数 N、极点频率和传输函数 $T(s)$。在 20 kHz 处的衰减是多少？

*12.16　画出七阶低通切比雪夫滤波器的传输特性 $|T|$。已知滤波器的 $\omega_p=1$ rad/s，$A_{max}=1$ dB。利用式（12.18）确定 $|T|=1$ 时的 ω 值和 $|T|=\sqrt{1+\epsilon^2}$ 时的 ω 值并在图中标明这些值。利用式（12.19）确定 $\omega=2$ rad/s 时的 $|T|$ 值，并在图中标明。当 ω 取值很大时，传输特性下降的速度（用 dB/二倍频程表示）是多少？

12.17 比较相同阶数的巴特沃斯滤波器和切比雪夫滤波器在 $\omega_s = 2\,\omega_p$ 处的衰减，两个滤波器的 A_{max}=1 dB。在同一坐标系上画出两个滤波器的 $|T|$ 特性。

D*12.18 设计一个低通滤波器，要求满足下列规范：$f_p = 3.4$ kHz，$A_{max} = 1$ dB，$f_s = 4$ kHz，$A_{min} = 35$ dB。

（a）求切比雪夫滤波器的阶数，超过规范（35 dB）的阻带衰减数值是多少？

（b）求极点和传输函数。

12.4 节：一阶和二阶滤波器函数

D12.19 利用图 12.13 提供的信息设计一阶运算放大器 RC 低通滤波器，其 3 dB 频率为 10 kHz，直流增益的幅度是 10，输入电阻为 10 kΩ。

D12.20 利用图 12.13 提供的信息设计一阶运算放大器 RC 高通滤波器，其 3 dB 频率为 100 Hz，高频输入电阻为 100 kΩ，高频增益幅度为 1。

D*12.21 利用图 12.13 提供的信息设计一阶运算放大器 RC 频谱整形网络，它有一个 1 kHz 的传输零点，有一个 100 kHz 的传输极点，低频输入电阻是 1 kΩ，得到的高频增益是多少？画出传输函数的幅频特性曲线。

D*12.22 把一个一阶运算放大器 RC 低通电路和一个一阶运算放大器 RC 高通电路级联在一起，可以得到一个宽带的带通滤波器。假设滤波器的中频增益是 12 dB，3 dB 带宽从 100 Hz 到 10 kHz。求电路的元件参数，要求采用的电阻值不超过 100 kΩ，输入电阻要尽可能大。

D12.23 推导图 12.14 所示运算放大器 RC 电路的 $T(s)$。我们希望该电路成为一个可变移相器，即调整电阻 R 的值可以改变相移值。假如输入信号的频率是 10^4 rad/s，电容 $C = 10$ nF，求电阻 R 的值，使其能够实现以下的相移值：−30°，−60°，−90°，−120°，−150°。

12.24 证明交换图 12.14 所示运算放大器 RC 电路的 R 和 C，得到的电路的相移范围为 0 到 180°（高频是 0，低频是 180°）。

12.25 利用图 12.16（a）提供的信息求二阶低通滤波器的传输函数，已知 $\omega_0 = 10^3$ rad/s，$Q = 1$，直流增益为 1。$|T|$ 取得峰值时的频率为多少？传输的峰值是多少？

D***12.26 利用图 12.16（a）提供的信息求二阶低通滤波器的传输函数，它满足图 12.3 所示的规范定义，$\omega_p = 1$ rad/s, $A_{max} = 3$ dB。注意有两组解，求每一组解的 ω_0 和 Q。如果 $\omega_s = 2$ rad/s，求每组解的 A_{min}。

D**12.27 把两个一阶运算放大器 RC 全通电路级联起来，得到的电路可以提供一组三相 60 Hz 的电压信号，每一个电压之间的夹角均为 120°，幅度相等，如图 P12.27 所示。该电压可以模拟三相电力传输系统。使用 1 μF 的电容。

12.28 利用图 12.16（b）提供的信息求二阶高通滤波器的传输函数，其极点为 $-0.5 \pm j\sqrt{3}/2$，高频增益为 1。

D**12.29 （a）证明二阶带通滤波器的 $|T|$ 关于中心频率 ω_0 几何对称。也就是说，幅度相等的一对频率 ω_1 和 ω_2 有 $|T(j\omega_1)| = |T(j\omega_2)|$，则两个频率之间满足 $\omega_1\omega_2 = \omega_0^2$。

（b）求二阶带通滤波器的传输函数，它满足图 12.4 所示的设计规范，$\omega_{p1} = 8100$ rad/s, $\omega_{p2} = 10\,000$ rad/s,



图 P12.27

$A_{max}=1\,\text{dB}$。如果 $\omega_{s1}=3000\,\text{rad/s}$，求 A_{min} 和 ω_{s2}。

D*12.30 利用练习 12.15 的结论，求陷波滤波器的传输函数，希望该滤波器能去除 60 Hz 的干扰信号。由于干扰信号不稳定，所以要求滤波器可在中心频率 60 Hz 附近的 6 Hz 范围内达到 20 dB 以上的衰减。直流传输增益为 1。

12.31 考虑一个二阶全通滤波器电路，因为元件参数值的不精确导致零点频率略低于极点频率，大致画出 $|T|$ 的波形。重复完成零点频率略高于极点频率的求解。

12.32 考虑一个二阶全通滤波器电路，因为元件参数值的不精确导致零点的 Q 值略高于极点的 Q 值，大致画出 $|T|$ 的波形。重复完成零点的 Q 值略低于极点 Q 值的求解。

12.5 节：二阶 LCR 谐振器

D12.33 设计图 12.17（a）所示的 LCR 谐振器电路，得到 $\omega_0=10^4\,\text{rad/s}$，$Q=2$。采用 10 kΩ的电阻。

12.34 求图 12.17（a）所示 LCR 电路在下列参数变化时 ω_0 的变化：

（a）L 增加 1%

（b）C 增加 1%

（c）R 增加 1%

12.35 推导图 12.18（c）所示高通电路的传输函数表达式 $V_o(s)/V_i(s)$。

D12.36 利用图 12.18（b）所示的电路设计一个低通滤波器，其 $\omega_0=10^5\,\text{rad/s}$，$Q=1/\sqrt{2}$，电容采用 0.1μF。

D12.37 修改图 12.18（d）所示的带通滤波器电路，在不改变 ω_0 和 Q 的情况下使中心频率增益从 1 变化到 0.5。

12.38 考虑图 12.17（a）所示的 LCR 谐振器，断开与地相连的节点 x，y 和 z，分别接输入信号源 V_x、V_y 和 V_z。采用叠加原理求谐振器的输出电压 V_o 的表达式，用 V_x，V_y 和 V_z 表示。

12.39 考虑图 12.18（i）的陷波电路，求 L_1 和 L_2 的比值，使得陷波出现在 $0.9\omega_0$ 处，并求此情况下的两个传输幅度：$f<<\omega_0$；$f>>\omega_0$。

12.6 节：基于电感替代的二阶有源滤波器

D12.40 设计图 12.20 所示的电路（选择合适的元件参数），实现的电感量分别为：（a）10 H；（b）1 H；（c）0.1 H。

*12.41 假设运算放大器是理想的，推导图 12.22（a）所示电路的传输函数。

D*12.42 要求设计一个五阶巴特沃斯滤波器，其 3 dB 带宽是 10^4 rad/s，直流增益为 1。采用两个图 12.22（a）所示的二阶电路和一个图 12.13（a）所示的一阶运算放大器 RC 电路级联，求合适的元件参数。

D12.43 设计图 12.22（e）所示电路，实现 LPN 函数功能，其 $f_0=4\,\text{kHz}$，$f_n=5\,\text{kHz}$，$Q=10$，直流增益等于 1，选用的 $C_4=10\,\text{nF}$。

D12.44 设计图 12.22（g）所示的全通电路，使得 $f=1\,\text{kHz}$ 时电路产生 180° 的相移，$Q=1$。选用 1 nF 的电容。

12.45 考虑图 12.20（a）所示的 Antoniou 电路，去掉电阻 R_5，在节点 1 和地之间接入电容 C_6，电压源 V_2 与节点 2 相连，证明此时从输入端 V_2 视入的等效阻抗等于 $R_2/s^2C_4C_6R_1R_3$。在物理频率（$s=j\omega$）上，输入阻抗的物理意义是什么？（输入阻抗是一个频率相关的负阻，即 FDNR。）

D12.46 利用表 12.1 给出的 LPN 传输函数推导给出的设计公式。

D12.47 利用表 12.1 给出的 HPN 传输函数推导给出的设计公式。

D**12.48 要求设计一个三阶低通滤波器，其$|T|$在通带和阻带内均等波纹传输（如同图12.3，不同的是 $N=5$）。通带范围从 $\omega=0$ 到 $\omega=1\,\text{rad/s}$，通带传输的波动在 1 和 0.9 之间，阻带边界是 $\omega=1.2\,\text{rad/s}$。利用滤波器设计表得到如下的传输函数：

$$T(s)=\frac{0.4508(s^2+1.6996)}{(s+0.7294)(s^2+s0.2786+1.0504)}$$

实际滤波器需要实现的是 $\omega_p=10^4\,\text{rad/s}$。

（a）将 s 用 $s/10^4$ 代入，得到实际滤波器的传输函数。

（b）具体电路的实现是将图 12.13（a）所示的运算放大器 RC 低通电路和图 12.22（e）所示的二阶 LPN 电路级联在一起，每一级的直流增益均等于 1，选择合适的元件参数。（注意：一个在通带和阻带内均具有等波纹传输特性的滤波器称为椭圆滤波器。）

12.7 节：基于双积分环结构的二阶有源滤波器

D12.49 设计图 12.24（a）所示的 KHN 电路，实现带通滤波器的功能，其中心频率为 1 kHz，3 dB 带宽是 50 Hz。使用 10 nF 的电容，求完整的滤波器电路及各元件值。中心频率增益是多少？

D12.50 （a）证明图 12.24（b）所示带输出加法器的 KHN 双二次电路能够实现全通函数的功能，条件是要选择 $R_L=R_H=R_B/Q$。另外证明其平坦增益等于 KR_F/R_H。

（b）设计一个全通电路，使得 $\omega_0=10^4\,\text{rad/s}$，$Q=2$，平坦增益等于 10。选择合适的元件参数值。

D12.51 采用带输出加法器的 KHN 双二次电路实现陷波函数的功能，其 $\omega_n=\omega_0$。如果加法器电阻存在 1%的容差，求 ω_n 和 ω_0 的最大偏差。

D12.52 设计图 12.26 所示的电路实现低通陷波函数的功能，其 $\omega_0=10^4\,\text{rad/s}$，$Q=10$，$\omega_n=1.2\times10^4\,\text{rad/s}$，直流增益等于 1。使用的元件参数为：$C=10\,\text{nF}$，$r=20\,\text{k}\Omega$。

D12.53 采用图 12.26 所示的电路实现全通函数的功能，调整哪些参数只会对（a）ω_z 或（b）Q_z 产生影响？

D**12.54 电路采用图 12.26 所示的 Tow-Thomas 双二次电路，重复习题 12.48，完成级联二阶电路部分的设计。

12.8 节：带单级放大的双二次有源滤波器

D12.55 设计图 12.29 所示的电路实现一对极点：$\omega_0=10^4\,\text{rad/s}$，$Q=1/\sqrt{2}$。采用的电容 $C_1=C_2=1\,\text{nF}$。

12.56 考虑图 12.28（a）所示的桥 T 网络，其中 $R_1=R_2=R$，$C_1=C_2=C$，时间常数 $CR=\tau$。求桥 T 网络的零点和极点。如果将该网络放置在理想且增益无限的运算放大器的负反馈回路上，如图 12.29 所示，求闭环放大器的极点。

*12.57 考虑图 12.28（b）所示的桥 T 网络，令 $R_1=R_2=R$, $C_4=C$, $C_3=C/16$。将该网络放置于增益为无限的运算放大器的负反馈回路上，并断开 C_4 与地相连的节点，接至输入信号源 V_i。分析得到的电路，求传输函数 $V_o(s)/V_i(s)$，其中 $V_o(s)$是运算放大器的输出电压。证明电路实现的是带通滤波器的功能，并求 ω_0，Q 和中心频率增益。

D**12.58 考虑图 12.30 所示的带通电路，令 $C_1=C_2=C, R_3=R, R_4=R/4Q^2, CR=2Q/\omega_0$，及 $\alpha=1$。断开运算放大器与地相连的同相输入端，接至由 R_1 和 R_2 构成的输入分压电路，对电路进行分析并求传输函数 V_o/V_i。求电压分压比 $R_2/(R_1+R_2)$，使得电路实现：（a）全通函数；（b）陷波函数。假设运算放大器是理想的。

D*12.59 假设运算放大器是理想的，推导图 12.33（b）所示电路的传输函数。证明电路实现的是高通函数的功能，并求电路的高频增益。设计一个电路，使得该电路具有最大平坦响应，3 dB 带宽是 10^3 rad/s，采用的电容为 $C_1=C_2=10$ nF。（提示：对最大平坦响应，有 $Q=1/\sqrt{2}$，$\omega_{3dB}=\omega_0$。）

D*12.60 设计一个五阶的巴特沃斯滤波器，电路采用两级 Sallen 和 Key 电路［见图 12.34（c）］和一级一阶电路［见图 12.13（a）］级联而成，要求滤波器的 3 dB 带宽是 5 kHz，直流增益是 1，所有电阻值均等于 10 kΩ。

12.61 交换输入节点和接地点可以得到互补的传输函数，其过程如图 12.31 所示，该方法可以应用于任何其他网络（不仅仅是 RC 网络）。证明：如果网络 n 是一个带通电路，中心频率增益为单位 1，经过互补变化后，得到的网络是一个陷波电路，并用图 12.18（d）和（e）所示的 RLC 电路为例，给予验证。

12.9 节：灵敏度

12.62 计算图 12.18（d）所示电路的灵敏度参数，即 ω_0 和 Q 对 R，L 和 C 的灵敏度。

*12.63 证明以下的灵敏度等式：

（a）如果 $y=uv$，则 $S_x^y=S_x^u+S_x^v$。

（b）如果 $y=u/v$，则 $S_x^y=S_x^u-S_x^v$。

（c）如果 $y=ku$，其中 k 是常数，则 $S_x^y=S_x^u$。

（d）如果 $y=u^n$，其中 n 是常数，则 $S_x^y=nS_x^u$。

（e）如果 $y=f_1(u)$，$u=f_2(x)$，则 $S_x^y=S_u^y\cdot S_x^u$。

*12.64 对图 12.33（b）所示的电路，求 ω_0 和 Q 对放大器增益 A 的灵敏度。

*12.65 对图 12.34（a）所示的反馈环，利用式（12.77）和式（12.78）确定 ω_0 和 Q 对所有无源元件的灵敏度，电路设计时有 $R_1=R_2$。

12.66 对图 12.21（b）所示的运算放大器 RC 谐振器，利用表 12.1 的上面两行关于 ω_0 和 Q 的灵敏度表达式，确定 ω_0 和 Q 对所有电阻和电容的灵敏度。

12.10 节：开关电容滤波器

12.67 对图 12.35（b）所示的开关电容输入电路，若时钟信号的频率是 100 kHz，求电容 C_1 为 1 pF 和 10 pF 时的等效输入电阻值。

12.68 假设图 12.35（b）所示的输入电路接的是 1 V 的直流电压，电容 C_1 等于 1 pF，两相时钟信号的每一个周期里传输的电荷是多少？对 100 kHz 的时钟，从输入源得到的平均电流是多少？当反馈电容为 10 pF 时，每个周期内输出端的变化是多少？设运算放大器输出饱和电压等于±10 V，反馈电容初始状态已完全放电，问经过几个周期运算放大器将达到饱和？产生的阶梯输出电压的平均斜率是多少？

D12.69 设时钟频率为 400 kHz，重复练习 12.31。

D12.70 设 $Q=40$，重复练习 12.31。

D12.71 设计图 12.37（b）所示的电路，使得第二个（同相）积分器的输出满足最大平坦低通特

性，其 $\omega_{3dB}=10^4\,\text{rad/s}$，直流增益等于 1。使用的时钟频率 $f_c=100\,\text{kHz}$，$C_1=C_2=10\,\text{pF}$。求 C_3、C_4、C_5 和 C_6 的值。（提示：对最大平坦特性，有 $Q=1/\sqrt{2}$，$\omega_{3dB}=\omega_0$。）

12.11 节：调谐放大器

*12.72 共发射极 BJT 放大器的输入端接内阻 $R_s=10\,\text{k}\Omega$ 的电压源。在基极和发射极之间接入一个 LC 谐振回路，$L=1\,\mu\text{H}$，$C=200\,\text{pF}$，晶体管偏置在 1 mA 电流上，$C_\pi=10\,\text{pF}$，$\beta=200$，$C_\mu=1\,\text{pF}$。晶体管的负载电阻是 5 kΩ。求单调谐放大器的 ω_0，Q 和 3 dB 带宽以及中心频率增益。

12.73 一个线圈的电感是 10 μH，应用于 1 MHz 的频率附近，其品质因数是 200，求等效并联电阻 R_p。如果需要产生 1 MHz 的谐振频率，需要的电容量是多少？如果 3 dB 带宽要达到 10 kHz，需要增加的并联电阻的阻值是多少？

12.74 考虑一个 36 μH 的电感和一个 1000 pF 的电容谐振。如果电感在三分之一处抽头，而且并联了一个 1 kΩ的电阻，求谐振器的 f_0 和 Q。

*12.75 考虑接电感负载 L 的共发射极放大器，忽略 r_o 和 r_x。证明：当 $\omega C_\mu << 1/\omega L$ 时放大器的输入阻抗可以表示为

$$Y_{\text{in}} \simeq \left(\frac{1}{r_\pi}-\omega^2 C_\mu L g_m\right)+j\omega(C_\pi+C_\mu)$$

注意，输入阻抗的实部可能是负数，由此将导致振荡。

*12.76 （a）将 $s=j\omega$ 代入二阶带通滤波器［见图 12.16（c）］的传输函数 $T(s)$。求 $|T(j\omega)|$。对 ω_0 附近的 ω［比如 $\omega=\omega_0+\delta\omega=\omega_0(1+\delta\omega/\omega_0)$，有 $\delta\omega/\omega_0<<1$，则 $\omega^2\simeq\omega_0^2(1+2\delta\omega/\omega_0)$］，证明：当 $Q>>1$ 时，

$$|T(j\omega)|\simeq\frac{|T(j\omega_0)|}{\sqrt{1+4Q^2(\delta\omega/\omega_0)^2}}$$

（b）利用（a）的结论，证明 N 级同步调谐放大器的 3 dB 带宽为

$$B=(\omega_0/Q)\sqrt{2^{1/N}-1}$$

**12.77 （a）利用这样的事实：当 $Q>>1$ 时，在 ω_0 附近的二阶带通滤波器的响应等同于 3 dB 带宽为 $\omega_0/2Q$ 的一阶低通滤波器的响应。证明：当 $\omega=\omega_0+\delta\omega$ 且 $\delta\omega<<\omega_0$ 时，带通响应为

$$|T(j\omega)|\simeq\frac{|T(j\omega_0)|}{\sqrt{1+4Q^2(\delta\omega/\omega_0)^2}}$$

（b）利用（a）的结论和式（12.110），设带通滤波器的 3 dB 带宽为 B，构成 N 级同步调谐的放大器时，证明总传输函数由下式给出：

$$|T(j\omega)|_{\text{overall}}=\frac{|T(j\omega_0)|_{\text{overall}}}{[1+4(2^{1/N}-1)(\delta\omega/B)^2]^{N/2}}$$

（c）利用（b）的结论，求 $N=1\sim5$ 时，在带宽 $2B$ 时得到的衰减（用 dB 表示）。此外，求 $N=1\sim5$ 时，30 dB 带宽和 3 dB 带宽的比值。

*12.78 最大平坦参差调谐放大器推导选择性参数的过程如图 12.48 所示。

（a）设最大平坦低通（巴特沃斯）滤波器的 3 dB 带宽是 $B/2$，阶数为 N，则其幅频响应为

$$|T|=1\Big/\sqrt{1+\left(\frac{\Omega}{B/2}\right)^{2N}}$$

其中，$\Omega=\mathrm{Im}(p)$ 是低通的频率域（在 12.3 节介绍关于巴特沃斯滤波器时给出了该表达式）。利用该表达式推导出 $\omega=\omega_0+\delta\omega$ 且 $\delta\omega<<\omega_0$ 时相应带通滤波器的关系式如下：

$$|T|=1\Big/\sqrt{1+\left(\frac{\delta\omega}{B/2}\right)^{2N}}$$

（b）利用（a）的结论，求 $N=1\sim5$ 时在带宽 $2B$ 时得到的衰减（用 dB 表示）。此外，求 $N=1\sim5$ 时 30 dB 带宽和 3 dB 带宽的比值。

**12.79 考虑一个六阶参差调谐带通放大器，其中心频率为 ω_0，3 dB 带宽为 B。极点通过将如图 12.10（c）所示的三阶最大平坦低通滤波器的极点进行变换得到。求谐振电路的 ω_0，Q 和 3 dB 带宽。

第 13 章　信号发生器与波形整形电路

引言

在设计电子电路系统时经常会用到一些标准的波形信号，比如正弦波、方波、三角波和脉冲等。用到这些信号的系统包括计算机和控制系统，它们需要用时钟脉冲信号实现同步；在通信系统中，用各种标准波形信号作为载波，承载信息；在测试和测量系统中，用各种标准信号测试和描述电子器件及电路的特性。本章将介绍信号发生器电路。

正弦波信号是使用最普遍的标准信号，它有两种明显不同的产生方法。第一种方法是 13.1 节到 13.3 节介绍的正反馈电路，它由放大器和 LC 或者 RC 选频网络组成正反馈环实现。产生的正弦波信号的幅度是受限制且可设置的，采用非线性技术由外加电路或者放大器件本身的非线性特性实现。除此以外，这些电路都利用了谐振现象产生正弦波，所以也称为线性振荡器。它的名字很清楚地将其与产生正弦波的第二种方法区分开来。第二种方法是通过对三角波进行合适的整形而得到正弦波。我们将在 13.9 节介绍波形整形电路。

产生方波、三角波、脉冲波等波形的电路统称为非线性振荡器，或者称为函数发生器，采用的电路模块称为多谐振荡器。多谐振荡器有三种：双稳态多谐振荡器（参见 13.4 节）、非稳态多谐振荡器（参见 13.5 节）和单稳态多谐振荡器（参见 13.6 节）。本章介绍的多谐振荡器采用的是运算放大器电路，便于在精密的模拟应用场合使用。多谐振荡器也可以采用第 11 章介绍的数字逻辑门实现。

产生方波和三角波的通用方法是连接双稳态多谐振荡器和运算放大器电路组成反馈环（参见 13.5 节），该电路的变换形式也较多。555 计时器（参见 13.7 节）是一种经济实惠且容易获得的 IC 芯片，利用它可以得到同样功能的电路。本章还要介绍实现第 3 章介绍的整流功能的精密电路，但是这里的电路（参见 13.9 节）针对的是有精确性能要求的应用场合，比如仪表系统和波形发生器。最后以振荡器电路的 SPICE 仿真为例作为本章的结束。

13.1　正弦波振荡器的基本原理

本节介绍线性正弦波振荡器设计的基本原理。尽管叫做线性振荡器，但是电路中仍然有一些非线性形式的电路，用于完成对输出正弦信号幅度的控制。事实上，所有的振荡器基本上都是非线性电路。这使得分析和设计工作变得很复杂，因为人们不能直接应用变换（s 平面）方法完成电路的分析和设计。但是随着正弦波振荡器设计技术的发展，一般都分两个步骤来设计振荡器：第一步是线性的，直接采用反馈电路的频域分析法；第二步完成幅度的非线性控制。

13.1.1　振荡器反馈环

正弦波振荡器的基本组成是：运算放大器和选频网络连接成一个正反馈环，如图 13.1 的电路框图所示。实际振荡器是没有输入信号的，这里加上输入信号是为了便于说明原理。需要指出的是，它不同于图 8.1 所示的框图，这里的反馈输出信号 x_f 进行的是正号的相加运算，所以反馈增益为

$$A_f(s)=\frac{A(s)}{1-A(s)\beta(s)} \tag{13.1}$$

注意，分母多项式中有负号。



图 13.1　正弦波振荡器的基本结构。放大器和选频网络组成正反馈环。实际的振荡器电路没有输入信号，这里的输入信号 x_s 只是为了便于解释工作原理

根据第 8 章环路增益的定义，图 13.1 所示电路的环路增益是 $-A(s)\beta(s)$。然而就我们现在的分析而言，以下略去负号的环路增益 $L(s)$的定义方式更便于分析：

$$L(s)\equiv A(s)\beta(s) \tag{13.2}$$

因此特性方程变为

$$1-L(s)=0 \tag{13.3}$$

注意，新的环路增益的定义直接与图 13.1 所示反馈环的实际增益相关[①]。

13.1.2　振荡判定条件

如果在特定频率 f_0 上环路增益 $A\beta$ 正好等于 1，则式（13.1）告诉我们 A_f 将趋于无穷大。这表明电路在特定频率且输入为 0 的情况下得到的输出是有限值。这样的电路就定义为振荡器。所以图 13.1 所示的电路在 ω_0 上产生正弦振荡的条件是

$$L(j\omega_0)\equiv A(j\omega_0)\beta(j\omega_0)=1 \tag{13.4}$$

即在 ω_0 上，环路增益的相位必须等于 0，而幅度必须等于 1。这个条件也称为 Barkhausen 判据。注意，电路只在某个频率点上振荡，振荡判定条件也只在这个频率点上满足，否则得到的波形就不是单纯的正弦波。

再次回到图 13.1 所示的框图来体会 Barkhausen 判据。当电路要产生并保持持续的输出信号 x_o 而电路又没有输入信号作用（$x_s=0$）时，则反馈信号 x_f 必须足够大：

$$x_f=\beta x_o$$

乘上 A 后得到 x_o：

$$Ax_f=x_o$$

即

$$A\beta x_o=x_o$$

① 不管是图 8.1 所示的负反馈环，还是图 13.1 所示的正反馈环，环路增益都是 $L=A\beta$，只是负反馈环中反馈输出信号前的负号导致相加后的特性方程为 $1+L=0$，而在正反馈环中，反馈输出信号前是一个正号，因而特性方程为 $1-L=0$。

从而得到

$$A\beta = 1$$

需要指出的是，谐振频率 ω_0 只由谐振时的环路增益相位条件确定，谐振时环路增益的相位必须等于 0。谐振频率的稳定性取决于环路增益的相频特性。“陡峭的”相频特性将带来更稳定的谐振频率。可以想像，如果电路元件参数的变化导致相位改变 $\Delta\phi$，那么 $d\phi/d\omega$ 越大，ω_0 的变化就越小，图 13.2 清楚地说明了这一点。



图 13.2 振荡频率的稳定性依赖于相频特性的斜率。陡峭的相频响应（即 $d\phi/d\omega$ 较大）在给定的相位变化 $\Delta\phi$［源于电路元件的变化（例如温度）］时得到的频率变化 $\Delta\omega_0$ 很小

另外一种分析振荡器的方法是检查振荡器电路的极点，也就是特性方程［即式（13.3）］的根。电路如果要在 ω_0 处产生持续的振荡，特性方程必须含有这样的极点：$s = \pm j\omega_0$，即 $1 - A(s)\beta(s)$ 必须含有因式 $(s^2 + \omega_0^2)$。

练习 13.1 考虑正弦波振荡电路，它由增益为 2 的放大器和一个二阶带通滤波器组成。求滤波器的极点频率和中心频率增益，以便在 1 kHz 频率处产生持续的振荡。

答案：1 kHz；0.5

13.1.3 非线性幅度控制

刚刚讨论过的振荡条件（即 Barkhausen 判据）只是数学意义上的等式。我们知道任何物理系统的元件参数都不可能在一段时间之内维持一个常数，换言之，如果我们好不容易才使得 $\omega = \omega_0$ 时满足 $A\beta = 1$，然后由于温度的变化导致 $A\beta$ 略小于 1，很明显，这时振荡就会停止。相反，如果 $A\beta$ 超过了 1，振荡信号的幅度就会增加。所以我们需要某种机制，从而能够在输出幅度达到设计值要求的情况下强迫环路增益保持等于 1。这个增益控制工作就由非线性电路来完成。

基本的增益控制过程是这样的：首先保证电路能够振荡起来，也就是设计电路的环路增益 $A\beta$ 略大于 1，这相当于电路设计时将电路的极点设置在 s 平面的右半侧。这样一旦接上电源后，振荡就会产生，而且振荡信号的幅度逐步增长。当振荡信号的幅度达到设计值时，非线性网络开始工作，控制环路增益正好降低到等于 1。换言之，电路的极点被拉回到 $j\omega$ 轴上。这一系列工作的结果使得电路可在设定的幅度值上产生持续振荡。如果由于某些原因导致环路增益低于 1，那么振荡信号的幅度会逐步减小直至消失，非线性网络应该能够检测到幅度的下降并启动网络，使得环路增益重新回到 1。

有两种基本的方法可以实现非线性稳幅。第一种方法是利用限幅器（参见第 3 章）。在幅度达到限幅器设定的值之前，振荡幅度都是增长的。当限幅器工作时，幅度就维持常数不变。很明显，限幅器应该是“软”限幅的，这样可以减少非线性失真。不过非线性失真通常是被反馈环路上的选频网络滤除掉的。事实上，13.2 节要介绍的一个振荡器电路的正弦波是“硬”限幅的，得到的方波信号需要再通过反馈环路上的带通滤波器。输出信号频率的纯度直接和滤波器的选择性有关。滤波器的 Q 值越大，输出正弦信号的谐波分量就越少。

幅度控制的另外一种方法是使用阻值受输出正弦信号幅度控制的某种元件。将该元件置于反馈电路上以使环路增益由电阻值决定，从而保证在输出信号的幅度值上环路增益达到 1。二极管和工作在变阻区的 JFET 是经常采用的可变电阻器件[①]。

13.1.4　实现幅度控制的通用限幅器电路

我们以限幅器电路作为本节的总结。该电路经常用在运算放大器振荡器的幅度控制电路中，此外在其他一些场合也有应用。它比第 3 章介绍的电路更精确也更通用。

限幅器电路如图 13.3（a）所示，它的传输特性如图 13.3（b）所示。为了得到传输特性，首先考虑输入信号 v_I 很小（接近于 0）且输出信号 v_O 也很小的情况，此时 v_A 是正的，v_B 是负的。很容易看出二极管 D_1 和 D_2 都截止，因此所有的输入电流 v_I/R_1 都流进反馈电阻 R_f，输出电压为

$$v_O = -(R_f / R_1)v_I \tag{13.5}$$

这就是图 13.3（b）所示的特性曲线的线性部分。现在我们可以采用叠加原理求节点 A 和 B 的电压，用±V 和 v_O 表示如下：

$$v_A = V\frac{R_3}{R_2 + R_3} + v_O\frac{R_2}{R_2 + R_3} \tag{13.6}$$

$$v_B = -V\frac{R_4}{R_4 + R_5} + v_O\frac{R_5}{R_4 + R_5} \tag{13.7}$$

当 v_I 为正时，v_O 为负［见式（13.5）］。从式（13.7）得到 v_B 将更负，从而维持 D_2 截止。式（13.6）表明，正值 v_A 将减少，如果继续增加 v_I，v_O 将更负，一旦 v_A 的值达到–0.7 V，则二极管 D_1 导通。假设二极管用的是常数压降模型，且其压降用 V_D 表示，那么从式（13.6）可以求出 D_1 导通时的 v_O 值，这是反相限幅的值，用 L_- 表示如下：

$$L_- = -V\frac{R_3}{R_2} - V_D\left(1 + \frac{R_3}{R_2}\right) \tag{13.8}$$

要求相应的输入电压 v_I，只需将 L_- 除以限幅器的增益 $-R_f/R_1$ 即可。如果 v_I 超过了上面求得的值，就会有更多的电流流进 D_1，而 v_A 仍然维持在 $-V_D$ 左右，这样通过 R_2 的电流仍维持为常数，二极管增加的那部分电流通过电阻 R_3 流走，所以 R_3 实际上和 R_f 是并联的关系，则增量增益（忽略二极管电阻）为 $-(R_f \| R_3)/R_1$。为使传输特性在限幅区的斜率较小，应选择比较小的 R_3 值。

v_I 为负值时的分析和上面的分析完全相同。容易看出，当 v_I 是负值时，二极管 D_2 的作用与 v_I 为正值时二极管 D_1 的作用同样重要，因此正向限幅的值为

$$L_+ = V\frac{R_4}{R_5} + V_D\left(1 + \frac{R_4}{R_5}\right) \tag{13.9}$$

① 本书没有讨论 JFET，但是本书附带的光盘有关于 JFET 及其电路的介绍。相关内容也可以在本书的网站上找到。

传输特性在正向限幅区域的斜率是$-(R_f \| R_4)/R_1$，现在我们可以看出图 13.3（a）所示的电路是一个“软”限幅器，限幅电压是L_+和L_-，选择合适的不同电阻值可以独立调整限幅增益。



(a)



(b)



(c)

图 13.3 （a）常用的限幅器电路；（b）限幅器的传输特性。L_-和L_+分别由式（13.8）和式（13.9）给出；（c）移去R_f后限幅器便成为比较器，传输特性如图所示

最后，我们看到增加R_f阻值可以在线性区域获得较高的增益，而L_+和L_-不会改变。在限幅器电路中去掉R_f电阻可得到图 13.3（c）所示的传输特性，这时的电路是一个比较器。即电路的输入信号和参考电压 0 V 进行比较：$v_I > 0$时，得到$v_O \simeq L_-$；$v_I < 0$时，得到$v_O \simeq L_+$。

练习 13.2 考虑图 13.3（a）所示的电路，$V = 15$ V，$R_1 = 30$ kΩ，$R_f = 60$ kΩ，$R_2 = R_5 = 9$ kΩ，$R_3 = R_4 = 3$ kΩ，求输出限幅值和输出达到该值时的输入电压v_I。再求限幅器增益和正向及反向限幅区的传输特性斜率。假设$V_D = 0.7$ V。

答案：±5.93 V；±2.97 V；−2；−0.095

13.2　运算放大器 RC 振荡器电路

这一节要介绍采用运算放大器和 RC 网络实现的一些实际的振荡电路。

13.2.1　文氏电桥振荡器

基于文氏电桥结构的振荡器是最简单的电路之一。图 13.4 所示的电路是不包含非线性增益控制网络的文氏电桥振荡器。组成电路的运算放大器是一个闭环增益为 $1+R_2/R_1$ 的同相放大器，在正反馈回路上接有 RC 网络，环路增益可以很容易地得到，它是反馈网络传输函数 $V_a(s)/V_o(s)$与放大器增益的乘积：



图 13.4　没有稳幅措施的文氏电桥振荡器

$$L(s)=\left[1+\frac{R_2}{R_1}\right]\frac{Z_p}{Z_p+Z_s}$$

即

$$L(s)=\frac{1+R_2/R_1}{3+sCR+1/sCR} \tag{13.10}$$

代入 $s=j\omega$ 得到

$$L(j\omega)=\frac{1+R_2/R_1}{3+j(\omega CR-1/\omega CR)} \tag{13.11}$$

为使环路增益为实数（即相位等于 0），频率应满足下式：

$$\omega_0 CR=\frac{1}{\omega_0 CR}$$

即

$$\omega_0=1/CR \tag{13.12}$$

要想在该频率上得到持续的振荡，必须将环路增益的幅度设计为 1。在选择元件参数时只要满足下面的条件就可实现：

$$R_2/R_1=2 \tag{13.13}$$

为了保证振荡能够开始，我们可以将 R_2/R_1 的值选择为略大于 2。读者可以很容易验证，当 $R_2/R_1=2+\delta$（其中 δ 是一个很小的数）时，特性方程 $1-L(s)=0$ 的根在 s 平面的右半侧。

振荡器输出信号的幅度由非线性控制网络确定并加以稳定。图 13.5 和图 13.6 给出了两种不同的实现方法。图 13.5 所示电路采用的是 13.1.3 节介绍的对称的反馈限幅器形式，它由二极管 D_1，D_2 和电阻 R_3，R_4，R_5，R_6 组成。限幅器按以下方式工作：在 v_O 的正峰值处，节点 b 的电压超过电压 v_1（其值大约是 v_O 的三分之一），二极管 D_2 导通，这时正峰值就被钳位在由 R_5，R_6 和负电源决定的限幅值上。该值可以这样计算：令 $v_b = v_1 + V_{D2}$，写出节点 b 处的节点方程并且忽略流过 D_2 的电流。求输出正弦波负峰值的钳位电压的方法同上，令 $v_a = v_1 - V_{D1}$，写出节点 a 处的节点电流方程，并且忽略流过二极管 D_1 的电流。最后，为了得到对称的输出信号波形，令 R_3 等于 R_6，R_4 等于 R_5。



图 13.5　采用限幅器进行幅度控制的文氏电桥振荡器



图 13.6　采用另一种稳幅措施的文氏电桥振荡器

练习 13.3　考虑如图 13.5 所示的电路。(a) 不考虑限幅电路，求闭环极点的位置。(b) 求振荡频率。(c) 假设接入限幅电路，求输出正弦波的幅度（假设二极管的管压降均为 0.7 V）。

答案：$(10^5/16)(0.015 \pm j)$；1 kHz；21.36 V（峰–峰值）

图 13.6 所示电路是采用花费不大的变参数机制来实现幅度控制的。调节电位器 P 直至电路开始振荡，随着振荡不断增强，二极管开始导通，使得节点 a 和 b 之间的有效电阻值下降。当输出信号的幅度值使得环路增益刚好降至 1 时，电路达到平衡。调整电位器 P 可以改变输出信号幅度值。

如图 13.6 所示，输出取在节点 b 处而不是运算放大器的输出端，因为信号在节点 b 处的失真要比节点 a 处的小。可以这样理解：b 点的电压和运算放大器输入端的电压成正比，后者是节点 a 的信号经滤波（RC 网络实现）以后的电压。而节点 b 是一个高阻节点，如果要带负载的话，需要接入缓冲器。

练习 13.4　电路如图 13.6 所示，求：(a) 设置电位器 P 以使得电路刚好开始振荡。(b) 振荡频率。

答案：(a) 20 kΩ到地；(b) 1 kHz

13.2.2　移相振荡器

移相振荡器的基本结构如图 13.7 所示。电路由增益为–K 的负增益运算放大器和三节（三阶）RC 梯形网络置于反馈回路组成。电路的振荡频率是能够使 RC 网络产生 180°相移的频率。只有在这个频率点上回路的总相移才能达到 0°或者 360°。这里要注意：采用三节 RC 网络是因为在特定频率上能够产生 180°相移的最小节数（最低阶数）是三节。



图 13.7　移相振荡器

为了得到持续的振荡，增益 K 应该等于 RC 网络传输函数在振荡频率上的幅度值的倒数。然而，为了起振，增益 K 需要设置成比满足环路增益为 1 的值略大些。起振之后，幅度逐渐增大直至受到非线性幅度的控制。

图 13.8 所示的是一个实际的移相振荡器，限幅器置于反馈回路上，由二极管 D_1，D_2 及电阻 R_1，R_2，R_3 和 R_4 组成，可以实现稳幅功能。为了能够起振，R_f 的值比需要的最小值略大些。虽然电路能够很快稳定，得到的输出正弦波幅度也很稳定，但是如果 R_f 比最小值大很多，输出信号的失真就会增大。

练习 13.5　电路如图 13.8 所示，不考虑限幅器。在 X 处把环折开，求环路增益 $A\beta \equiv V_o(j\omega)/V_x(j\omega)$。可以从输出端开始往输入端分析，求出各个电压和电流，最终用 V_o 来表示 V_x。

答案：$\dfrac{\omega^2 C^2 R R_f}{4 + j(3\omega CR - 1/\omega CR)}$

练习 13.6　利用练习 13.5 推导的表达式求振荡频率 f_0，以及使图 13.8 所示电路起振所需要的 R_f 的最小值。

答案：574.3 Hz；120 kΩ



图 13.8　采用限幅器稳幅的实际移相振荡器电路

13.2.3　正交振荡器

正交振荡器电路基于 12.7 节介绍过的双积分环结构。作为有源滤波器，环路需要有阻尼从而将极点设置在 s 平面的左半部。而在振荡器电路中不需要阻尼技术，因为我们希望极点位于 $j\omega$ 轴上以实现持续的振荡。事实上，为了起振，开始时的极点是位于 s 平面的右半部，在非线性增益控制下，极点最终会被拉回到 $j\omega$ 轴上。

图 13.9 所示的是一个实际的正交振荡器。放大器 1 是反相米勒积分器，限幅器位于反馈回路上以实现幅度控制。放大器 2 接成同相积分器［代替了图 12.25（b）中米勒积分器和倒相器的级联］，为了理解同相积分器的工作原理，考虑如图 13.9（b）所示的等效电路，这里积分器输入电压 v_{O1} 和串联电阻 $2R$ 已被诺顿等效形式的电流源 $v_{O1}/2R$ 和并联电阻 $2R$ 取代。现在，因为 $v_{O2} = 2v$，其中 v 是运算放大器 2 的输入端电压，所以流过 R_f 电阻的电流是 $(2v - v)/R_f = v/R_f$，方向从输出到输入。这样 R_f 就产生了一个负的输入电阻 $-R_f$，如图 13.9（b）所示。名义上 R_f 等于 $2R$，所以 $-R_f$ 抵消了 $2R$，结果输入端只剩下电流源 $v_{O1}/2R$ 为电容 C 提供电流，因此 $v = \frac{1}{C}\int_0^t \frac{v_{O1}}{2R}dt$，$v_{O2} = 2v = \frac{1}{CR}\int_0^t v_{O1}dt$。当 $R_f = 2R$ 时，电路是一个很好的同相积分器。如果 R_f 比 $2R$ 小，则与电容 C 并联的就是一个负电阻。

回到图 13.9（a）所示的振荡电路，运算放大器 2 正反馈回路上的 R_f 电阻是可变电阻器，标称值是 $2R$。减少 R_f 的值，极点就会移到 s 平面右半部（见习题 13.19）以保证振荡器起振。正反馈太强虽然会使输出幅度比较稳定，但同时输出失真也比较大（因为限幅器必须以“硬限幅”方式工作）。在这一点上，输出 v_{O2} 要比 v_{O1} “纯洁”，这是因为第二级积分器对第一级的峰值限幅输出有滤波作用。



图 13.9 （a）正交振荡器电路；（b）运算放大器 2 的输入端等效电路

如果我们不考虑限幅器，在节点 X 处把环拆开，则可以得到环路增益：

$$L(s) \equiv \frac{V_{o2}}{V_x} = -\frac{1}{s^2C^2R^2} \tag{13.14}$$

即环路振荡时的频率 ω_0 为

$$\omega_0 = \frac{1}{CR} \tag{13.15}$$

最后需要指出的是：采用正交振荡器这个名字是因为电路提供的两个输出正弦信号的相位差正好是 90°。这一点很明显，因为 v_{O2} 是 v_{O1} 的积分。许多应用都需要用到正交信号。

13.2.4　有源滤波调谐振荡器

最后要讨论的振荡器是在原理和设计上都比较简单的一类电路，而且方法通用，电路变化大，产生的输出正弦信号质量很高（失真低）。基本原理如图 13.10 所示。电路由一个高 Q 值的带通滤波器和限幅器接成正反馈环路。为了理解电路的工作原理，假设电路已经起振，带通滤波器的输出是一个正弦波信号，其频率等于滤波器的中心频率 f_0。正弦波信号 v_1 送入限幅器，得到方波输出信号，它的幅度由限幅器确定，频率为 f_0。方波信号再通过带通滤波器滤除谐波分量，得到基波频率 f_0 的正弦输出信号 v_1。很明显，输出正弦信号的频谱纯度完全取决于带通滤波器的选择性（或者品质因数 Q）。

显然，振荡器设计方法很简单。我们可以单独控制输出正弦信号的频率、幅度和失真。任何正增益的滤波器电路都可以用来实现带通滤波器。振荡器输出信号的频率稳定度直接取决于滤波器电路的频率稳定度。各种不同复杂度的限幅器电路（参见第 3 章）也都可以用来实现限幅器模块。



图 13.10　有源滤波调谐振荡器的框图

图 13.11 所示的是一个可行的有源滤波调谐振荡器电路。电路可调部分在带通滤波器上，带通滤波器使用了 Antoniou 电感模拟电路［参见图 12.22（c）］。这里电阻 R_2 和电容 C_4 交换了位置，从而可以使下面的运算放大器输出正比于（实际上为两倍）谐振器的输出电压，而且可以不用缓冲放大器 K。限幅器采用的是一种很简单的电路，由电阻 R_1 和两个二极管组成。



图 13.11　有源滤波调谐振荡器的实现电路

练习 13.7　设电容 $C = 16$ nF，求电阻 R 的值，使图 13.11 所示的电路能够产生 1 kHz 的正弦波。如果二极管的管压降是 0.7 V，求输出正弦信号的峰–峰值。（提示：峰–峰值为 V V 的方波，其基波分量的峰–峰值是 $4V/\pi$。）

答案：10 kΩ；3.6 V

13.2.5　最后的说明

运算放大器 RC 振荡器的振荡频率在 10 Hz 到 100 kHz 之间（最高为 1 MHz）。频率的下限直接受到无源元件尺寸的影响，频率的上限受到运算放大器的频率响应和摆率的影响。所以当频

率很高时，经常采用的电路是由晶体管和 LC 谐振回路或者晶体构成的[①]。这些内容将在 13.3 节讨论。

13.3　LC 振荡器与晶体振荡器

采用晶体管放大器，将 LC 谐振回路或者晶体作为反馈元件可以得到振荡频率在 100 kHz 到几百 MHz 的振荡器。该振荡器的 Q 值要比 RC 振荡器的 Q 值高，但是 LC 振荡器的调谐范围不宽，而且晶体振荡器只能在一个频率上振荡。

13.3.1　LC 调谐振荡器

图 13.12 所示为常用 LC 调谐振荡器的结构。它们分别称为考比兹振荡器和哈特雷振荡器。两种电路都采用了接在集电极和基极（如果是 FET，则接在漏极和栅极）之间的并联 LC 谐振回路，取出部分谐振电压反馈至射极（FET 是源极）。考比兹电路取的是电容分压，哈特雷电路取的是电感分压。电路没有画出偏置部分，因为我们想把注意力集中在振荡器的结构上。两个电路中的电阻 R 是电感损耗电阻、振荡器负载电阻和晶体管输出电阻的等效值。



(a)　　(b)

图 13.12　两种常用 LC 调谐振荡器的电路组成：（a）考比兹振荡器；（b）哈特雷振荡器

如果振荡频率很低，则可以忽略晶体管的等效电容，电路的振荡频率只由并联谐振回路（也称储能电路，因为电路像水库，可以储存能量）的谐振频率决定。对考比兹电路：

$$\omega_0 = 1\Big/\sqrt{L\left(\frac{C_1C_2}{C_1+C_2}\right)} \tag{13.16}$$

对哈特雷电路：

$$\omega_0 = 1/\sqrt{(L_1+L_2)C} \tag{13.17}$$

比值 L_1/L_2 和 C_1/C_2 决定反馈系数，因此必须调整该比值，从而与晶体管电路增益一起保证电路起振。为确定考比兹振荡器的振荡条件，将晶体管用其等效电路模型代替，如图 13.13 所示。为了便于分析，我们忽略了晶体管电容 C_μ（FET 是 C_{gd}），虽然电容 C_π（FET 是 C_{gs}）没有在图中画出，但是可以把它看成是 C_2 电容的一部分。假设在振荡频率上有 $r_\pi \gg (1/\omega C_2)$，则晶体管的输入电阻 r_π（FET 是无穷大）也可以忽略。最后，正如前面所提到的，R 包含晶体管的

① 当然，晶体管可以取代刚才讨论的电路中的运算放大器，但是在频率很高的时候，LC 调谐电路和晶体振荡器电路的结果更好。

输出电阻 r_o。

为了得到环路增益，我们在晶体管的基极处断开环路，接入输入电压 V_π，求出返回到晶体管输入端的电压，然后令环路增益等于 1。另一种分析方法是消掉所有的电压或电流变量，得到一个代表电路特性的方程，由于等式左右两边相等时电路开始振荡，从而可以得到振荡条件。

写出图 13.13 所示电路节点 C 的电流方程如下：

$$sC_2V_\pi + g_mV_\pi + \left(\frac{1}{R} + sC_1\right)(1 + s^2LC_2)V_\pi = 0$$

因为 V_π 不等于 0（振荡已经开始），所以该变量可以消掉，该方程可重新整理为

$$s^3LC_1C_2 + s^2(LC_2/R) + s(C_1 + C_2) + \left(g_m + \frac{1}{R}\right) = 0 \qquad (13.18)$$

代入 $s = j\omega$，得到

$$\left(g_m + \frac{1}{R} - \frac{\omega^2LC_2}{R}\right) + j[\omega(C_1 + C_2) - \omega^3LC_1C_2] = 0 \qquad (13.19)$$

为了能够起振，实部和虚部都应该等于 0。令虚部等于 0，得到谐振频率为

$$\omega_0 = 1\Big/\sqrt{L\left(\frac{C_1C_2}{C_1 + C_2}\right)} \qquad (13.20)$$

正如我们预计的那样，它也是 LC 谐振回路的谐振频率[①]。令实部等于 0，再利用式（13.20），得到

$$C_2/C_1 = g_mR \qquad (13.21)$$

其简单的物理解释如下：为了得到持续的振荡，从基极到集电极的增益（g_mR）幅度必须等于电容分压比的倒数，从图 13.12（a）得知 $v_{eb}/v_{ce} = C_1/C_2$。当然，为实现起振，环路增益必须大于 1，所以等效形式为

$$g_mR > C_2/C_1 \qquad (13.22)$$

起振之后，信号幅度逐渐增大，晶体管的非线性特性会降低 g_m 值，因而也使环路增益降到 1，从而可以维持持续振荡。



图 13.13 图 13.12（a）所示考比兹电路的等效电路。为了简化分析，忽略了 C_μ 和 r_π。电容 C_π 被看成是 C_2 的一部分，r_o 包含在 R 中

① 如果考虑电阻 r_π，那么振荡频率与式（13.20）得到的结果略有偏差。

同样的分析也可以应用到哈特雷电路（参见后面的练习 13.8）。在频率很高时，晶体管应该采用较为精确的模型。比如，可以测出ω_0附近晶体管的 y 参数，然后利用 y 参数模型（参见附录 B）进行分析。这是既简单又精确的分析方法，特别适合振荡频率超过晶体管 f_T 30%以上的电路。

图 13.14 所示是一个实际的 LC 振荡器电路。这是一个考比兹振荡器，带有完整的偏置电路，其中高频扼流圈的作用是提供ω_0上的高阻抗和直流低电阻。



图 13.14　考比兹振荡器的完整电路

最后，我们就上面讨论的 LC 调谐振荡器的非线性幅度控制问题说明如下。与 RC 振荡器电路采用专门的幅度控制电路不同，LC 振荡器采用的是晶体管的 i_C~v_{BE}（FET 是 i_D~v_{GS}）非线性特性来实现幅度控制，所以 LC 振荡器也称为自限幅振荡器。特别是当振荡幅度逐渐增强时，晶体管的有效增益会降低到小信号增益以下，当有效增益降至满足 Barkhausen 判据时，得到最终的输出幅度值并稳定在这个值上。

依靠 BJT（或者 FET）的非线性特性实现幅度控制时，其输出集电极（或者漏极）电流波形具有非线性失真，但是输出电压信号却是纯度很高的正弦波，这是 LC 电路滤波的结果。利用非线性技术实现幅度控制的详细分析已经超出了本书的范围。

练习 13.8　证明：图 13.12（b）所示的哈特雷振荡器的振荡频率由式（13.17）给出，起振条件是 $g_mR > (L_1/L_2)$。

练习 D13.9　设计一个 BJT 考比兹振荡器，其偏置电流 $I_C = 1$ mA，振荡频率 $\omega_0 = 10^6$ rad/s，电容 $C_1 = 0.01\ \mu$F，电感线圈的 $Q = 100$（可以用一个与电容 C_1 并联的电阻表示，其阻值等于 $Q/\omega_0 C_1$）。设集电极负载电阻是 2 kΩ，晶体管的 $r_o = 100$ kΩ，求电容 C_2 和电感 L 的值。

答案：0.66 μF；100 μH（采用更小些的 C_2 值使电路起振）

13.3.2　晶体振荡器

压电晶体（比如石英）的机电谐振特性相当稳定（对时间和温度而言），而且选择性很高（因

为品质因数 Q 很大）。晶体的电路符号如图 13.15（a）所示，其等效电路模型如图 13.15（b）所示。谐振特性由一个大电感 L［几百亨（H）］、一个非常小的串联电容 C_s（0.0005 pF）、代表品质因数 Q（其值 $\omega_0 L/r$ 高达几十万）的一个串联电阻 r 和并联电容 C_p 决定。电容 C_p 表示晶体两个平行板之间的静电电容，注意 $C_p >> C_s$。



图 13.15　压电晶体：（a）电路符号；（b）等效电路；（c）晶体电抗和频率之间的关系［注意，这里忽略了小电阻 r，$Z_{\text{crystal}} = jX(\omega)$］

由于品质因数非常高，所以可以忽略电阻 r，因此晶体的阻抗可表示为

$$Z(s) = 1\Big/\left[sC_p + \frac{1}{sL + 1/sC_s}\right]$$

上式可整理成以下的形式：

$$Z(s) = \frac{1}{sC_p}\frac{s^2 + (1/LC_s)}{s^2 + [(C_p + C_s)/LC_sC_p]} \tag{13.23}$$

从式（13.23）和图 13.15（b）中可以发现晶体有两个谐振频率：一个是串联谐振频率 ω_s：

$$\omega_s = 1/\sqrt{LC_s} \tag{13.24}$$

另一个是并联谐振频率 ω_p：

$$\omega_p = 1\Big/\sqrt{L\left(\frac{C_sC_p}{C_s + C_p}\right)} \tag{13.25}$$

代入 $s = j\omega$，可得

$$Z(j\omega) = -j\frac{1}{\omega C_p}\left(\frac{\omega^2 - \omega_s^2}{\omega^2 - \omega_p^2}\right) \tag{13.26}$$

从式（13.24）和式（13.25）中，我们注意到 $\omega_p > \omega_s$。然而因为 $C_p >> C_s$，所以这两个谐振频率靠得非常近。由于 $Z(j\omega) = jX(\omega)$，因此晶体的电抗 $X(\omega)$ 具有图 13.15（c）所示的形状。我们观察

到晶体电抗只在很窄的一段频率ω_p和ω_s之间呈现电感特性。对于给定的晶体，这段频率是特定的。因此我们可以利用晶体来取代考比兹电路［见图 13.12（a）］中的电感。得到的谐振电路的谐振频率由晶体电感 L、串联电容 C_s和等效电容［$C_p + C_1C_2/(C_1 + C_2)$］决定。由于 C_s电容远小于其他三个电容，所以谐振频率由下式确定：

$$\omega_0 \simeq 1/\sqrt{LC_s} = \omega_s \tag{13.27}$$

除了基本的考比兹振荡器结构外，还有许多其他形式的晶体电路。图 13.16 所示的是常用的电路结构（称为皮尔斯电路），它用 CMOS 反相器作为放大器（参见 4.10 节），电阻 R_f决定 CMOS 反相器高频区的直流工作点，电阻 R_1和电容 C_1作为低通滤波器滤除晶体的高次谐波分量。注意，该电路仍基于考比兹结构。



图 13.16　皮尔斯石英晶体振荡器，放大器用的是 CMOS 反相器

晶体振荡器具有极其稳定的谐振特性和非常高的品质因数 Q，因此它的谐振频率既精确又稳定。晶体振荡器的谐振频率在几个千赫兹（Hz）到几百个兆赫兹（MHz）之间，ω_0的温度系数一般为 1~2 ppm/℃。不足的是晶体振荡属于机械谐振，是固定频率的振荡器。

练习 13.10　某 2 MHz 的晶体振荡器的参数为：$L = 0.52$ H，$C_s = 0.012$ pF，$C_p = 4$ pF，$r = 120\ \Omega$，求 f_s，f_p和 Q。

答案：2.015 MHz；2.018 MHz；55 000

13.4　双稳态多谐振荡器

本节开始介绍波形产生电路的其他形式——非线性振荡器（或称为函数发生器）。这些电路采用一类称为多谐振荡器的特殊电路结构。如同前面提到的那样，多谐振荡器有三种：双稳态多谐振荡器、单稳态多谐振荡器和非稳态多谐振荡器。这一节将讲解双稳态多谐振荡器电路[①]。

顾名思义，双稳态多谐振荡器有两个稳定状态，电路可以稳定在其中的任何一个状态上，只有当触发到来时才会发生状态改变，进入另一个状态。

13.4.1　反馈环

把直流放大器接成正反馈回路并保证环路增益大于 1 就可以得到双稳态电路。图 13.17 所示电路就是这样的一个反馈环：电路由运算放大器和电阻组成，其中电阻构成分压电路置于正反馈回路上。为了搞清楚双稳态是如何得到的，我们假设运算放大器的同相输入端电压接近于零电位，这样做是因为电路没有外加激励的缘故。假设电路存在的噪声以增量信号的形式出现在电压 v_+上，增量电压在运算放大器开环增益 A 很大的情况下被放大，结果使得运算放大器的输出电压 v_O很大。输出电压经过分压回路（R_1，R_2）的作用，将输出电压的一部分又回送到运算放大器的同相输入端，其中分压回路的分压比 $\beta \equiv R_1/(R_1 + R_2)$。如果环路增益 $A\beta$ 大于 1（这也是通常的情况），则反馈回来的信号将比原先 v_+上的增量信号大。该正反馈过程会一直继续下去，直至运算放大器的输出电压达到正的饱和值 L_+，这时运算放大器同相输入端的电压 v_+等于 $L_+R_1/(R_1 + R_2)$，它是一个正值，可以将运算放大器一直维持在正的饱和状态。该状态也是两个

① 数字电路实现的多谐振荡器曾在第 11 章讨论。这里我们感兴趣的是用运算放大器实现的电路。

稳定状态中的一个。

以上的分析都假设 v_+接近于 0 V，增量信号是正的。如果假设增量是负的，则运算放大器将在负方向上饱和，即 $v_O = L_-$，$v_+ = L_- R_1/(R_1 + R_2)$，这是另一个稳定状态。

我们得到的结论是图 13.17 所示的电路有两个稳定状态，一个是稳定在运算放大器的正向饱和状态，另一个是稳定在运算放大器的反向饱和状态。电路可以不确定地稳定在这两个状态中的任何一个，但是电路不会在 $v_+ = 0$ 和 $v_O = 0$ 的状态上保持任意长的时间，因为这是不稳定平衡状态（也称为亚稳态），任何干扰（比如电路噪声）都会导致双稳态电路进入两个稳定状态中的一个。这与负反馈电路是截然不同的，负反馈可在有干扰的情况下仍然保持运算放大器的输入端之间虚短路。图 13.18 所示的是双稳态电路的物理描述。



图 13.17　具有双稳态功能的正反馈环



图 13.18　双稳态电路工作原理的物理模拟。小球不能在山顶保持任意长的时间（即不稳定平衡状态或者亚稳定状态），因为不可避免的干扰将使小球滚落到一边或者另一边，并且会留在那里（两个稳定态）

13.4.2　双稳态电路的传输特性

读者很自然会提出这样的问题：图 13.17 所示的电路在什么情况下可以实现状态的改变？为了回答这个问题，我们来推导双稳态电路的传输特性。图 13.17 所示的电路表明与地相连的两个电路节点都可以作为输入端，我们讨论两种可能的情况。

图 13.19（a）所示是双稳态电路工作在电压 v_I 接在反相输入端的情况。为了推导 v_O~v_I 传输特性，假设 v_O 的值是两个可能的值之一，比如 L_+，那么 $v_+ = \beta L_+$。现在当 v_I 从 0 V 开始增加时，在达到 v_+值（就是βL_+）之前，电路的输出状态没有任何改变，当 v_I 开始超过这个值时，运算放大器输入端之间的净输入电压是负的，该电压经过运算放大器开环增益的放大得到负的输出电压 v_O。输出电压经分压回路被回送到运算放大器的输入端，使得 v_+成为负值，增加了运算放大器输入端之间的净负值电压，正反馈过程继续维持，当运算放大器的输出电压反向饱和时该过程达到顶峰，即 $v_O = L_-$，$v_+ = \beta L_-$。很容易看到，继续增加 v_I 不会对电路的状态产生任何影响。图 13.19（b）所示的是 v_I 增加时的传输特性。观察发现，传输特性等同于门限电压为 V_{TH} 的比较器的传输特性，且 $V_{TH} = \beta L_+$。



(a)



(b)



(c)



(d)

图 13.19　（a）图 13.17 所示的双稳态电路，其中运算放大器的反相输入端与地断开且接至输入信号 v_I；（b）增加 v_I 时图（a）电路的传输特性；（c）减小 v_I 时的传输特性；（d）完整的传输特性

现在来分析减少 v_I 时会产生什么情况。由于现在的 $v_+ = \beta L_-$，所以当 v_I 向负反向变化时，只要没有达到 βL_- 的值，电路的输出状态不会改变，一旦当 v_I 的值减到低于该值时，运算放大器输入端的净输入电压将成为正值，该电压被运算放大器放大后，在运算放大器的输出端得到一个正值的电压，正反馈过程建立并起作用，直至电路最终进入正的饱和状态，即 $v_O = L_+$，$v_+ = \beta L_+$。v_I 减小时的传输特性如图 13.19（c）所示。这里我们同样可以观察到传输特性等同于门限电压为 V_{TL} 的比较器的传输特性，这里 $V_{TL} = \beta L_-$。

图 13.19（a）所示电路完整的 v_O~v_I 传输特性可以通过将图 13.19（b）和（c）所示的传输特性结合在一起得到，如图 13.19（d）所示。从图中看出，电路状态改变时的输入电压 v_I 位于不同的值上，它取决于 v_I 是增加还是减少，所以电路具有迟滞特性，上门限 V_{TH} 和下门限 V_{TL} 之间的差值称为迟滞宽度。同样，我们可知双稳态电路实际上就是一个迟滞电压比较器。我们很快会讲

到，在比较器电路中加入迟滞特性会给某些应用带来很大好处。最后，图 13.19 所示的双稳态电路在 v_I 增加到超过正的上门限电平 V_{TH} 时，电路的输出从正的状态跳变到负的状态，因此电路称为反相的，具有同相传输特性的双稳态电路将在后面叙述。

13.4.3 双稳态电路的触发

现在回到如何改变双稳态电路状态这个问题上。观察图 13.19（d）所示的传输特性，我们发现电路的输出状态要从 L_+ 跳到 L_-，要求输入 v_I 的值比 $V_{TH} \equiv \beta L_+$ 大，即运算放大器输入端的净输入电压是负的，导致电路的正反馈环路开始起作用并最终达到顶点，电路进入 L_- 状态。有一点很重要，即必须注意输入电压 v_I 仅仅起到触发正反馈的作用，一旦正反馈开始后，移去输入电压 v_I 也不会对电路产生影响。换言之，v_I 可以只存在很短的一段时间或者就是一个脉冲信号。因此，输入电压 v_I 也称为触发信号，简称触发。

图 13.19（d）所示的双稳态电路的输出状态可以跳变到正的状态（$v_O=L_+$），只要负的触发信号 v_I 的幅度值大于负的下门限电平 V_{TL}。

13.4.4 作为存储器元件的双稳态电路

图 13.19（d）所示的传输特性表明：输入电压满足 $V_{TL}<v_I<V_{TH}$ 时，输出状态既可以处于 L_+，也可以处于 L_-，这取决于电路的状态。也就是说，输入信号在此范围内时，电路的输出状态值取决于先前触发信号的值（触发信号能够使电路进入电流状态）。因此电路表现出存储器的功能，事实上，双稳态多谐振荡器是数字电路中的基本存储器单元，我们已在第 11 章讲过。最后注意：在模拟电路应用中，本章所讲的双稳态电路也称为施密特触发器。

13.4.5 具有同相传输特性的双稳态电路

图 13.17 所示的双稳态反馈环可以实现同相传输特性，但需要将输入信号 v_I（触发信号）接到与地相连的电阻 R_1 上，如图 13.20（a）所示。为了得到传输特性，我们首先利用线性叠加原理获得用 v_I，v_O，R_1，R_2 表示的 v_+：

$$v_+ = v_I \frac{R_2}{R_1+R_2} + v_O \frac{R_1}{R_1+R_2} \tag{13.28}$$

从上式可以看到，如果电路处于正的稳定状态，即 $v_O=L_+$，则正的 v_I 值不会改变电路的输出状态。要使电路发生状态跳变而进入 L_- 状态，v_I 的值必须是负的，并且能使 v_+ 的值降到小于 0。将 $v_O=L_+$，$v_+=0$，$v_I=V_{TL}$ 代入式（13.28），可得到下门限电平 V_{TL}：

$$V_{TL} = -L_+(R_1/R_2) \tag{13.29}$$

同样，式（13.28）表明当输出处于负的稳定状态时（$v_O = L_-$），负的 v_I 使得 v_+ 更负，对电路输出状态没有任何影响。要使得正反馈得以产生并最终改变电路的输出状态，v_+ 必须成为正值。能够满足这个要求的输入信号 v_I 的值称为上门限电平 V_{TH}。将 $v_O=L_-$，$v_+=0$ 代入式（13.28），得到

$$V_{TH} = -L_-(R_1/R_2) \tag{13.30}$$

图 13.20（a）所示电路的完整传输特性由图 13.20（b）给出。观察发现，正的触发信号 v_I（其值大于 V_{TH}）使电路的输出状态翻转到正的稳定状态（v_O 从 L_- 跳到 L_+），所以该电路的传输特性是同相的。



图 13.20　（a）根据图 13.17 所示的正反馈环，输入电压 v_I 通过电阻 R_1 接入运算放大器得到的双稳态电路；（b）图（a）电路的传输特性是同相的［比较图 13.19（d）所示的反相传输特性］

13.4.6　作为比较器应用的双稳态电路

比较器作为模拟电路的一个模块，其应用领域很广，从检测与预置门限值相关的输入信号到模数（A/D）转换器（参见 9.1 节）的设计，都会用到比较器电路。虽然人们一般会认为比较器只有一个单门限值［参见图 13.21（a）］，但很多应用场合需要在比较器上增加迟滞特性。如果是这样，比较器就有了两个门限电平——V_{TH} 和 V_{TL}，它们将对称地设置在参考电平的两边，如图 13.21（b）所示。通常，V_{TH} 和 V_{TL} 之间的间隔较小，大约是 100 mV。

为了说明迟滞特性的必要性，我们考虑比较器的最普通的应用。设计一个电路，要求能够检测出任意信号的过零点并记录过零点的次数。为了实现这样的功能，可以采用门限电平为零的比较器，每当信号过零时，比较器就发生一次状态变化，每一次状态变化都产生一个脉冲，该脉冲作为计数器的输入由计数器完成记数功能。

想像一下，如果被处理的信号上面叠加有干扰（通常会出现这样的情况），而且干扰信号的频率远大于被检测的信号，那么在我们想要检测的每一次过零点处会出现多次过零现象，如图 13.22 所示，比较器就会在过零点附近产生多次状态的翻转，而计数器记录的次数显然是不正确的。但是，如果我们能够预计干扰信号的峰–峰值，就可以采用具有迟滞特性的比较器来解决问题，即在比较器中加入迟滞特性并选择合适的迟滞宽度。这样当输入信号的幅度增加时，具有迟滞特性的比较器维持低电平状态不变，直至输入信号的幅度超过上门限电平 V_{TH}，然后比较器进入高电平状态，即使因为干扰的存在使得输入信号低于 V_{TH}，但高电平状态仍然维持不变，直到输入信号的幅度低到 V_{TL} 以下，比较器的状态才会跳到低电平。如图 13.22 所示，从中我们看到，具有迟滞特性的比较器能够有效地抵御干扰（这里提供了另一种滤波方式）。



图 13.21 （a）参考电压或门限电压 V_R 的比较器框图和传输特性曲线；（b）具有迟滞性能的比较器传输特性



图 13.22 比较器中加入迟滞特性可以抑制干扰的图示说明



图 13.23　限幅器用于双稳态电路可使输出电平更为精确。两个电路中电阻 R 的取值必须保证齐纳二极管正常工作：（a）该电路的 $L_+ = V_{Z_1} + V_D$，$L_- = -(V_{Z_2} + V_D)$，其中 V_D 是齐纳二极管的正向压降；（b）该电路的 $L_+ = V_Z + V_{D_1} + V_{D_2}$，$L_- = -(V_Z + V_{D_3} + V_{D_4})$

13.4.7　更精确的输出电平

双稳态电路的输出电平比运算放大器输出饱和电压更精确，方法是把限幅器电路（参见 3.6 节关于限幅器电路的讨论）和运算放大器级联在一起，如图 13.23 所示，这里给出了两种电路结构。

练习 D13.11　图 13.19（a）所示的运算放大器输出饱和电压是±13 V，设计一个电路，要求门限电压为±5 V。其中电阻 $R_1 = 10\,\text{k}\Omega$，求 R_2 的电阻值。

答案：16 kΩ

练习 D13.12　如果图 13.20（a）所示运算放大器的输出饱和电压是±10 V，设计一个电路，要求门限电压为±5 V。求合适的元件值。

答案：可能的选择：$R_1 = 10\,\text{k}\Omega$ 和 $R_2 = 20\,\text{k}\Omega$

练习 13.13　设计具有同相传输特性的双稳态电路，设 $L_+ = -L_- = 10\,\text{V}$，$V_{TH} = -V_{TL} = 5\,\text{V}$。假如 v_I 是均值为 0 V、幅度为 10 V 的三角波，周期是 1 ms，画出输出信号 v_O 的波形。求 v_I 和 v_O 过零点之间的时间间隔。

答案：v_O 是均值为 0 V、幅度为 10 V、周期为 1 ms 的方波，相对于 v_I 来说滞后 125 μs

练习 13.14　某运算放大器的输出饱和电压为±12 V，电路没有反馈，运算放大器的反相输入端接 +3 V 的电压，同相输入端接 v_I，说明该电路实现的是比较器的功能，并求 L_+，L_- 和 V_R，参数的定义参见图 13.21（a）。

答案：+12 V；−12 V；+3 V

练习 13.15　在图 13.20（a）所示的电路中，设 $L_+ = -L_- = 10\,\text{V}$，$R_1 = 1\,\text{k}\Omega$，求使得迟滞宽度等于 100 mV 的 R_2 值。

答案：200 kΩ

13.5　基于非稳态多谐振荡器实现的方波和三角波发生器

双稳态多谐振荡器通过周期性地改变输出状态可以产生方波信号。具体实现时是将 RC 电路置于双稳态多谐振荡器电路的反馈回路中，如图 13.24（a）所示。观察发现，双稳态多谐振荡器

具有反向传输特性，可以用图 13.19（a）所示的电路实现，最终的电路如图 13.24（b）所示。接下来我们会说明该电路没有稳定的状态，所以也称为非稳态多谐振荡器。

13.5.1 非稳态多谐振荡器的工作原理

为了搞清楚非稳态多谐振荡器的工作原理，我们回到图 13.24（b）。设双稳态电路的输出是两个可能的输出电平中的一个，比如 L_+，该电平通过电阻 R 给电容 C 充电。电容 C 两端的电压按指数规律往 L_+方向上升，充电时间常数$\tau = CR$，该电压同时也是运算放大器反向输入端的电压，用 v_-表示。与此同时，运算放大器同相端的输入电压 $v_+ = \beta L_+$，这样的状态会一直持续下去，直到电容两端的电压达到正的上门限电压（$V_{TH} = \beta L_+$）为止，这时双稳态电路的输出状态发生跳变，从高电平跳到低电平，并同时修改同相输入端的电压值，即 $v_O = L_-$，$v_+ = \beta L_-$。这时，电容 C 开始放电，其电压 v_-按指数规律往 L_-方向下降。新的状态会一直保持，直到 v_-达到负的下门限电平（$V_{TL} = \beta L_-$），运算放大器的输出状态再一次发生跳变，进入正的高电平状态，这时电容 C 又被充电，新的一轮循环开始。

上面的分析说明非稳态电路振荡起来后在运算放大器的输出端产生了方波信号。电路的输出信号波形和运算放大器两输入端的信号波形都画在图 13.24（c）中。方波信号的周期 T 可以这样求解：在充电时间段 T_1 内，假设 $t = 0$ 对应 T_1 的起始点，那么在任何时刻 t，电容两端的电压为（参见附录 D）：

$$v_- = L_+ - (L_+ - \beta L_-)e^{-t/\tau}$$

其中，$\tau = CR$。代入 $v_- = \beta L_+$，$t = T_1$，得到

$$T_1 = \tau \ln \frac{1 - \beta(L_- / L_+)}{1 - \beta} \tag{13.31}$$

同样，在放电时间段 T_2 内，假设 $t = 0$ 对应 T_2 的起始点，那么在任何时刻 t，电容两端的电压为

$$v_- = L_- - (L_- - \beta L_+)e^{-t/\tau}$$

代入 $v_- = \beta L_-$，$t = T_2$，得到

$$T_2 = \tau \ln \frac{1 - \beta(L_+ / L_-)}{1 - \beta} \tag{13.32}$$

结合式（13.31）和式（13.32），可以得到周期 $T = T_1 + T_2$。通常 $L_+ = -L_-$，从而得到对称的方波，其周期 T 为

$$T = 2\tau \ln \frac{1 + \beta}{1 - \beta} \tag{13.33}$$

方波发生器的信号频率是可以改变的，只要调整不同的电容 C（通常是几个十倍频程的变化）和连续调整电阻 R（获得在每一个十倍频程内的连续频率控制）即可实现。选择比较小的β参数得到的电容 C 的电压波形接近于三角波，但是线性特性更好的三角波采用下面要讨论的方案更容易实现。

在结束本节的时候需要说明一点：虽然非稳态电路没有稳定的状态，但是它有两个准稳定状态，而且可以在其中的任何一个状态上维持一段时间，这段时间由 RC 网络的时间常数和双稳态电路的门限电压确定。



(a)



(b)



(c)

图 13.24　（a）在具有反向传输特性的双稳态多谐振荡器的反馈回路上接入 RC 电路，得到的反馈环就是方波发生器；（b）双稳态多谐振荡器采用图 13.19（a）所示电路实现的方波发生器；（c）电路（b）的各个节点上的电压波形，该电路也称为非稳态多谐振荡器

练习 13.16 对图 13.24（b）所示的电路，设运算放大器饱和电压是±10 V，R_1 =100 kΩ，$R_2 = R$ = 1 MΩ，C = 0.01 μF。求振荡频率。

答案：274 Hz

练习 13.17 对图 13.24（b）所示的电路进行修改，用一对极性相反且并联连接的二极管代替电阻 R_1，已知 $L_+ = -L_- = 12\ \text{V}, R_2 = R = 10\ \text{k}\Omega, C = 0.1\ \mu\text{F}$，二极管的导通电压是 V_D，求用 V_D 表示的频率表达式。如果在 25℃时，V_D = 0.70 V，温度系数 TC = −2 mV/℃，求 0℃，25℃，50℃和 100℃时的频率。注意，电路的输出可以送入远程连接的频率计以提供温度的数字读出方式。

答案：$f = 500/\ln[(12+V_D)/(12-V_D)]$ Hz；3995 Hz，4281 Hz，4611 Hz，5451 Hz

13.5.2 三角波信号的产生

图 13.24 所示的非稳态电路产生的指数波形可以转变为三角波，方法是在电路中用积分器代替 RC 低通网络。（积分器其实也是一个低通滤波器，它的角频率等于 0。）积分器对电容进行线性充放电，从而得到三角波。修改后的电路如图 13.25（a）所示。观察发现，积分器是反向的，所以要求双稳态电路的传输特性也反过来，具体实现时可采用图 13.2 所示的同相双稳态电路。

现在我们来说明图 13.25（a）所示的电路是如何在积分器的输出端得到三角波 v_1 以及在双稳态电路的输出端得到方波 v_2 的。设双稳态电路的输出是 L_+，则流过电阻 R 和电容 C 的电流是 L_+/R，从而导致积分器的输出按照斜率 $-L_+/CR$ 下降，如图 13.25（c）所示。该积分过程将一直持续下去，直至积分器的输出电压达到双稳态电路的下门限电平 V_{TL}，双稳态电路的输出状态发生跳变，进入负的低电平 L_- 状态，这时流过电阻 R 和电容 C 的电流方向发生了改变，其值为 $|L_-|/R$。这表明积分器的输出电压开始按照正的斜率 $|L_-|/CR$ 呈线性增长，直至积分器的输出电压达到双稳态电路的上门限电平 V_{TH}。此后，双稳态电路发生状态跳变，输出又回到高电平状态（L_+），流进积分器的电流将改变方向，积分器的输出开始线性下降，新的循环开始。



图 13.25 产生三角波和方波信号的通用方法

通过上面的讨论，不难推导出方波和三角波信号周期 T 的表达式。在 T_1 时间段，根据图 13.25（c）可得

$$\frac{V_{TH}-V_{TL}}{T_1}=\frac{L_+}{CR}$$

从中可以得到

$$T_1=CR\frac{V_{TH}-V_{TL}}{L_+} \tag{13.34}$$

同样，在 T_2 时间段，可得

$$\frac{V_{TH}-V_{TL}}{T_2}=\frac{-L_-}{CR}$$

从中可以得到

$$T_2=CR\frac{V_{TH}-V_{TL}}{-L_-} \tag{13.35}$$

为了得到对称的方波波形，在设计的时候令双稳态电路的 $L_+=-L_-$。

练习 D13.18　考虑图 13.25（a）所示的电路，其中双稳态电路采用图 13.20（a）所示的结构。如果运算放大器的输出饱和电压是±10 V，电容 $C=0.01\ \mu$F，电阻 $R_1=10\ \text{k}\Omega$，求电阻 R 和 R_2 的值［注意，R_1 和 R_2 是图 13.20（a）中的电阻］，使得电路能够产生频率为 1 kHz、幅度峰-峰值为 10 V 的三角波信号。

答案：50 kΩ；20 kΩ

13.6　标准脉冲发生器——单稳态多谐振荡器

在有些应用中需要用到高度和宽度已知的脉冲信号作为触发信号。因为脉冲的宽度是预置的，它的边沿信号就可以用于计时目的，即在特定时刻启动特殊的任务。标准脉冲信号可以由第三种多谐振荡器（单稳态多谐振荡器）产生。

单稳态电路只有一个稳定的状态，它还有一个可以被触发的准稳态，输出维持在该状态的时间可以预先设定为输出脉冲的宽度。一旦超时，单稳态多谐振荡器则回到稳定态并维持该状态，直到另一个触发到来。单稳态多谐振荡器的工作方式使它获得了另外一个名字——单触发器。

图 13.26（a）所示的是运算放大器单稳态电路。观察发现，该电路是在图 13.24（b）所示的电路上增加了一些元件而形成的。具体而言，钳位二极管 D_1 与电容 C_1 并联，触发电路由电容 C_2、电阻 R_4 和二极管 D_2 组成，接在运算放大器的同相输入端。电路的工作原理如下：在稳定态，即触发信号没有到来之前，运算放大器的输出电压是 L_+，并通过电阻 R_3 使二极管 D_1 导通，这样电压 v_B 就被钳位在比地高一个导通电压的电位上。我们选择的 R_4 的阻值远大于 R_1，使得二极管 D_2 只流过很小的电流，这样电压 v_C 就几乎只由 R_1 和 R_2 的分压确定，即 $v_C=\beta L+$，其中 $\beta=R_1/(R_1+R_2)$。稳定状态会一直维持，因为 βL_+ 比 V_{D1} 大。

现在讨论负的触发信号作用下的情况，其节点的电压波形如图 13.26（b）所示。负的下降沿通过电容 C_2 耦合进二极管 D_2 的负极，使得二极管 D_2 深度导通并下拉节点 C 的电压。如果触发信号的幅度足够大以至可使 v_C 降到低于 v_B，则运算放大器的净输入电压成为负值，它的输出状态就会跳变至 L_-，从而 v_C 的值就改变为 βL_-，运算放大器的输出维持在新的状态不变。注意，现在的 D_2 已经截止，触发器输入端的任何变化均被隔离了。



图 13.26 （a）运算放大器单稳态电路；（b）电路（a）的信号波形

节点 A 的负值电压使二极管 D_1 截止，电容 C_1 开始放电，放电的时间常数是 C_1R_3，电压按照指数规律往 L_-下降。多谐振荡器此时进入准稳态，直到电压 v_B降到节点 C 的电压以下，节点 C 的电压等于βL_-，这时运算放大器的输出状态发生变化，从低电平跳回到高电平 L_+，同时改写节点 C 的电压，使之回到βL_+，电容 C_1往 L_+方向充电，直至二极管 D_1导通，电路回到稳定态。

从图 13.26（b）可以看出，在电路的准稳态阶段，我们得到了负的脉冲信号。脉冲 T 的持续宽度由 v_B的指数波形决定：

$$v_B(t) = L_- - (L_- - V_{D1})e^{-t/C_1R_3}$$

代入 $v_B(T) = \beta L_-$，可得

$$\beta L_- = L_- - (L_- - V_{D1})e^{-T/C_1R_3}$$

从而得到

$$T = C_1R_3 \ln\left(\frac{V_{D1} - L_-}{\beta L_- - L_-}\right) \tag{13.36}$$

当 $V_{D1} << |L_-|$ 时，上述等式近似为

$$T \simeq C_1R_3 \ln\left(\frac{1}{1-\beta}\right) \tag{13.37}$$

最后注意，单稳态电路在电容 C_1 没有被充电到电压 V_{D1} 的时候，电路不会被触发；否则，输出脉冲信号会比正常的窄。这个再充电时间也称为恢复时间。恢复时间可以采用现有的电路技术被缩短。

练习 13.19　对图 13.26（a）所示的电路，求电阻 R_3 的值，使得输出脉冲的宽度是 100 μs。已知 $C_1=0.1\mu F$，$\beta=0.1$，$V_D=0.7\ V$，$L_+=-L_-=12\ V$。

答案：6171 Ω

13.7　集成电路计时器

目前已经有了实现单稳态和非稳态多谐振荡器功能的商用集成电路芯片，这些电路的特性都比较精确。本节要讨论的是这类芯片中非常流行的一种——555 计时器。它由 Signetics 公司在 1972 年推出，是一款由双极型晶体管构成的集成芯片。如今也可以买到 CMOS 工艺的 555 计时器，而且有多家公司提供此类芯片。

13.7.1　555 电路

图 13.27 所示是 555 计时器电路的模块框图［实际电路可参考 Grebene(1984)］。该电路采用了两个比较器、一个 SR 触发器和一个作为开关用的晶体管 Q_1。该电路是单电源工作，电源电压 V_{CC} 一般是 5 V。三个阻值相同的电阻 R_1 组成电阻分压回路，为两个比较器提供参考电压，其中，$V_{TH}=\frac{2}{3}V_{CC}$ 是比较器 1 的参考电压，$V_{TL}=\frac{1}{3}V_{CC}$ 是比较器 2 的参考电压。



图 13.27　555 集成计时器的内部电路框图

第 11 章曾介绍过 SR 触发器，这里要注意的是 SR 触发器（也称为锁存器）是一个具有互补输出的双稳态电路，输出状态用 Q 和 $\overline{Q}$ 表示。在置位状态，输出 Q 是高电平（接近于 V_{CC}），输出 $\overline{Q}$ 是低电平（接近于 0 V）。在另一个稳定状态（称为复位状态），输出 Q 是低电平而 $\overline{Q}$ 是高电平。置位端接高电平，触发器置位，置位端用 S 表示；复位端接高电平，触发器复位，复位端用 R 表示。注意，在 555 计时器电路中，触发器的复位端和置位端分别接至比较器 1 和比较器 2 的输出端。

比较器 1 的同相输入端接的是 555 计时器的外部信号，用门限电压表示。同样，比较器 2 的

反向输入端也接外部信号，用触发信号表示，晶体管 Q_1 的集电极接的端口用放电表示。最后，计时器电路的输出接至触发器的输出端，用输出表示。

13.7.2 采用 555 计时器实现的单稳态多谐振荡器

图 13.28（a）所示是采用 555 集成芯片实现的单稳态多谐振荡器电路，片外元件是电阻 R 和电容 C。在稳定态，触发器是复位态，所以输出 $\overline{Q}$ 是高电平，晶体管 Q_1 导通并且饱和，因此 v_C 近似等于 0，比较器 1 的输出是低电平。而触发信号端接的电压 v_{trigger} 一直保持高电平（大于 V_{TL}），所以比较器 2 的输出仍是低电平。最后要注意，由于触发器处在复位状态，所以 Q 是低电平，即 v_O 接近于 0 V。

要触发单稳态电路，只要在触发输入端接入一个负脉冲即可。当 v_{trigger} 低于 V_{TL} 时，比较器 2 的输出转变为高电平，触发器被置位，触发器的输出 Q 为高电平，则 v_O 也为高电平输出，而 $\overline{Q}$ 为低电平输出，从而导致晶体管 Q_1 截止，电容 C 开始通过电阻 R 充电，节点电压 v_C 按照指数规律往 V_{CC} 增长。如图 13.28（b）所示的波形，单稳态多谐振荡器处于它的准稳定状态，该状态可以一直维持到电压 v_C 达到并开始超过比较器 1 的门限电压 V_{TH}，在达到门限电压值的时候，比较器 1 输出高电平，触发器复位，输出 $\overline{Q}$ 转为高电平，促使晶体管 Q_1 导通。一旦晶体管 Q_1 导通，电容 C 立即通过它放电，电压 v_C 迅速下降到 0 V，同时触发器处于复位状态，其输出 Q 走低，v_O 回到 0 V。单稳态电路重新回到它的稳定状态，等待下一个触发信号的到来。



(a)

图 13.28 （a）连接 555 计时器实现单稳态多谐振荡器的电路



(b)

图 13.28（续）　（b）图（a）所示电路的节点电压波形

通过以上分析，我们看到单稳态电路产生了如图 13.28（b）所示的输出脉冲信号。脉冲的宽度 T 是单稳态电路处于准稳定状态的时间，我们可以根据图 13.28（b）所示的波形图来求解：设 $t=0$ 时触发脉冲到来，电压 v_C 的指数波形可以表示为

$$v_C = V_{CC}(1-e^{-t/CR}) \tag{13.38}$$

代入 $v_C=V_{TH}=\frac{2}{3}V_{CC}$，在 $t=T$ 时：

$$T = CR\ln 3 \simeq 1.1CR \tag{13.39}$$

可见，脉冲的宽度只由外电路的元件值 C 和 R 决定，它可以设计得非常精确。

13.7.3　采用 555 芯片的非稳态多谐振荡器

图 13.29（a）所示的是采用 555 计时器电路实现的单稳态多谐振荡器，片外元件是电阻 R_A，R_B 和电容 C。下面我们来看一看该电路如何得到图 13.29（b）所示的输出波形。假设电容初始状态为放电，触发器置位，则 v_O 高电平输出，晶体管 Q_1 截止，电容 C 通过电阻 R_A 和 R_B 的串联组合电路充电，其两端的电压 v_C 按照指数规律往 V_{CC} 增加。当 v_C 的值超过 V_{TL} 时，比较器 2 低电平输出，但是该状态对电路没有影响，触发器仍然维持置位状态。事实上，电路的状态可以一直保持，直到 v_C 的值达到并开始超过比较器 1 的门限电压 V_{TH}。在这个瞬间，比较器 1 的输出变成高电平，触发



(a)



(b)

图 13.29 （a）连接 555 计时器实现非稳态多谐振荡器的电路；（b）图（a）所示电路的节点电压波形

器进入复位状态。这时 v_O 走低，$\bar{Q}$ 走高，晶体管 Q_1 导通并进入饱和状态，所以 R_A 和 R_B 的公共端的节点电压接近于 0 V，电容 C 通过 R_B 和集电极放电，电压 v_C 按照指数规律往 0 V 下降，放电时间常数等于 CR_B。当电压 v_C 达到比较器 2 的门限电压 V_{TL} 时，比较器 2 输出高电平，触发器置位，输出电压 v_O 走高，$\bar{Q}$ 走低，Q_1 截止，电容 C 通过 R_A 和 R_B 的串联等效电路充电，电压 v_C 按照指数规律往 V_{CC} 增加，充电时间常数为 $C(R_A + R_B)$，电压一直增加到 v_C 达到 V_{TH} 时。这时比较器 1 输出高电平，触发器复位，循环继续。

通过以上的分析，我们知道图 13.29（a）所示电路能够振荡产生方波信号。振荡频率的求解如下：参见图 13.29（b），在时间段 T_H，输出是高电平，电压 v_C 从 V_{TL} 增加到 V_{TH}，v_C 的指数上升规律如下：

$$v_C = V_{CC} - (V_{CC} - V_{TL})e^{-t/C(R_A+R_B)} \tag{13.40}$$

其中，$t=0$ 是 T_H 开始的时刻，在 $t=T_H$ 时代入 $v_C = V_{TH} = \frac{2}{3}V_{CC}$ 和 $V_{TL} = \frac{1}{3}V_{CC}$，得到

$$T_H = C(R_A + R_B)\ln 2 \simeq 0.69C(R_A + R_B) \tag{13.41}$$

从图 13.29（b）中还可以看到，在 T_L 时间段内 v_O 是低电平，电压 v_C 从 V_{TH} 降到 V_{TL}，v_C 的指数下降规律如下：

$$v_C = V_{TH}e^{-t/CR_B} \tag{13.42}$$

其中，我们设 $t=0$ 是 T_L 的开始时刻。在 $t=T_L$ 时代入 $v_C = V_{TL} = \frac{1}{3}V_{CC}$ 和 $V_{TH} = \frac{2}{3}V_{CC}$，得到

$$T_L = CR_B \ln 2 \simeq 0.69CR_B \tag{13.43}$$

结合式（13.41）和式（13.43），可以得到方波的周期 T 为

$$T = T_H + T_L = 0.69C(R_A + 2R_B) \tag{13.44}$$

从式（13.41）和式（13.43）还可以得到输出信号的占空比：

$$\text{占空比} \equiv \frac{T_H}{T_H + T_L} = \frac{R_A + R_B}{R_A + 2R_B} \tag{13.45}$$

注意，占空比始终大于 0.5（50%），当电阻 R_A 选择得远小于 R_B 时，占空比接近于 0.5（代价是电源的电流消耗很大）。

练习 13.20　设计图 13.28（a）所示的单稳态电路，已知电容 $C = 10$ nF，求使得电路产生 100 μs 的输出脉冲的电阻 R 的值。

答案：9.1 kΩ

练习 D13.21　电路如图 13.29(a)所示，电容 $C = 1000$ pF，求使得电路产生的振荡频率等于 100 kHz、占空比为 75%电阻 R_A 和 R_B 的值。

答案：7.2 kΩ；3.6 kΩ

13.8　非线性波形整形电路

二极管和电阻结合在一起形成的二端口网络具有任意的非线性传输特性。它可以应用在波形整形电路中，将规定形式的输入信号波形变换成所需要的输出波形。本节用一个具体例子来说明此类应用——正弦波整形器。该电路的目的是将输入三角波信号整形为正弦波。正弦波整形器虽然简单，但是在函数发生器中却是一个应用广泛的实际电路。注意这种方法和采用线性振荡器（见 13.1 节~13.3 节）产生正弦波的方法之间的比对。虽然线性振荡器产生的正弦波比较纯，但是

产生低频正弦信号很困难，而且线性振荡器通常难以实现宽带调谐。接下来将讨论采用两种不同技术设计的正弦波整形器。

13.8.1 断点法

断点法是把要得到的非线性传输特性（我们要讨论的是图 13.30 所示的正弦函数）用分段线性曲线来实现。二极管作为开关在非线性传输特性的不同断点处导通，连接电路不同的附加电阻，从而改变传输特性的斜率。



图 13.30 采用非线性（正弦）传输特性将三角波整形为正弦波

考虑图 13.31（a）所示的电路，其中在完全对称的直流电源+V 和–V 之间有一系列电阻。分压电路的目的是得到参考电压，从而确定非线性传输特性上的断点位置。在我们的例子中，参考电压分别用+V_2，+V_1，–V_1，–V_2 表示。注意，整个电路是对称的，输入的三角波信号也是对称的，所以得到的输出正弦波也是对称的。正弦波每四分之一周期的信号采用三段直线来逼近，直线之间的断点由参考电压 V_1 和 V_2 确定。

这个电路的工作原理如下：设输入三角波信号的波形如图 13.31（b）所示，第一个四分之一周期波形用 0 和 1 两点之间的线段表示。当输入信号的幅度低于 V_1 时，所有二极管都不导通，则流过电阻 R_4 的电流等于 0，因此节点 B 的输出电压就等于输入电压。但是当输入电压上升至 V_1 并超过该值时，D_2（假设二极管理想）开始导通，假设导通的二极管等效为短路，则可以得到 $v_I > V_1$ 时有：

$$v_O = V_1 + (v_I - V_1)\frac{R_5}{R_4 + R_5}$$

上式说明，当输入电压继续增加并超过 V_1 时，输出电压跟随输入电压增加，但斜率减小，这种关系与输出波形的第二段直线部分相对应，如图 13.31（b）所示。注意，在推导上式时，我们假设分压电路的电阻值足够小，以至于电压 V_1 和 V_2 几乎是常数，与输入电流无关。



图 13.31 （a）三段正弦波整形器；（b）三角波输入和近似正弦波形的输出

接下来讨论节点 B 的电压达到 V_2 确定的第二个断点电压时的情况。这时 D_1 导通，输出电压被限幅在 V_2 上（当然，如果二极管不是理想的话，也应加上 D_1 的导通电压），这时我们便得到了第三段直线段，它是输出波形的平坦部分。整个波形是弯曲的，近似表示正弦波第一个四分之一周期的波形。输入信号达到峰值并开始下降后，平坦部分延续，之后输出逐步成为类似于输入的波形。当输入信号进入负半周时，上述过程在$-V_1$ 到$-V_2$ 之间重复，从而得到负半周的输出信号。

虽然这个电路很简单，但是性能却非常好。性能的好坏通常用输出正弦信号的频率单纯度[即所有谐波失真的百分比（THD）]来衡量。它的定义是所有高于基波频率（三角波的频率）的谐波的均方根电压值与基波的均方根电压值之比（参见第 14 章）。有趣的是，二极管整形电路之所以具有良好的性能，原因在于二极管的非理想伏安特性（进入正向导通时的指数特性）使得输出特性曲线能够从一段直线平滑过渡到另一段直线。

断点正弦波整形器实现时的实际电路采用 6~8 段直线段（我们上面采用的是三段直线），晶体管的使用增加了电路设计的多样性，但目的只有一个——增加精确度，减小 THD[参见 Grebene (1984), 592~595 页]。

13.8.2　非线性放大法

我们要讨论的另外一种将三角波变换到正弦波的方法是把三角波信号作为放大器的输入，利用放大器的非线性传输特性进行信号放大，从而得到近似的正弦函数。图 13.32 所示的放大电路由一对差分管和一个接在两个射极之间的电阻组成，选择合适的偏置电流源 I 和电阻 R 的值可以使差分对的传输特性接近于图 13.30 所示的波形。当 v_I 很小时，图 13.32 所示电路的传输特性几

乎是线性的，对应的正弦波正好在过零点附近。当 v_I 增大时，BJT 的非线性特性降低了放大器的增益，导致传输特性曲线弯曲，当接近峰值时近似于正弦波。[更详细的电路可以在 Grebene (1984)，595~597 页找到。]



图 13.32 射极接有反馈电阻的差分对，用于实现三角波到正弦波的转换。电路的工作特性可以用图 13.30 表示

练习 D13.22 考虑如图 E13.22 所示的电路，要求采用三段折线逼近非线性特性（$i=0.1v^2$），其中 v 的单位是 V，i 的单位是 mA。求电阻 R_1、R_2 和 R_3 的值使得电路在 $v=2$ V，4 V，8 V 时的逼近效果最好。计算电压 $v=3$ V，5 V，7 V，10 V 时的电流误差。假设二极管是理想的。

答案：5 kΩ，1.25 kΩ, 1.25 kΩ；–0.3 mA，+0.1 mA，–0.3 mA，0



图 E13.22

练习 13.23 详细分析图 13.32 所示的电路，发现电路的最佳性能出现在电流源 I 和电阻 R 的值满足 $RI=2.5V_T$ 的时候，其中 V_T 是热电压。如果电路是这样设计的，那么电路的输入峰值必须是 $6.6V_T$，相应的跨接在电阻 R 上的正弦波信号峰值是 $2.42V_T$。设 $I=0.25$ mA，$R_C=10$ kΩ，求输出正弦信号 v_O 的峰值。

答案：4.84 V

13.9 精密整流电路

第 3 章介绍的整流电路侧重于在设计直流电源时的应用。在这种应用中，被整流的电压通常远大于二极管的导通电压，二极管管压降的精确值不是整流电路工作的重要参数。然而，另外一些应用的情况却相反。比如仪表放大器，这种应用需要整流的信号幅度很小，比如 0.1 V，这时传统的整流电路则无法使用。另外，仪表放大器要求整流电路具有精密传输特性的需求也在不断增加。

本节将要介绍由二极管和运算放大器结合在一起实现的具有精密传输特性的整流电路。精密整流器可以看成是一类特殊的波形整形电路，应用在仪表设备系统的设计中。第 3 章已经简单介绍了精密整流器，为方便读者阅读，这里把这部分内容再重复一遍。

13.9.1　精密半波整流器——超二极管

图 13.33（a）所示的是一个精密半波整流电路，该电路由置于运算放大器负反馈回路上的二极管和电阻 R 组成，电阻 R 是整流器的负载。电路的工作原理如下：如果 v_I 达到正值，运算放大器的输出电压 v_A 也是正的，那么二极管导通并建立运算放大器的输出端和反向输入端之间的闭合回路。该负反馈回路使得运算放大器的两个输入端之间成为虚短路，即运算放大器反向输入端的电压（也就是运算放大器的输出电压 v_O）等于（在几个毫伏以内）运算放大器同相端电压 v_I：

$$v_O = v_I \quad v_I \geqslant 0$$

注意，简单半波整流电路中出现的失调电压（约 0.5 V）将不再出现。为了使运算放大器开始工作，电压 v_I 只需比二极管管压降除以运算放大器环路增益所得到的电压值略大一些即可。换言之，直线传输特性 v_O~v_I 几乎可以通过原点，因而电路非常适合于信号很小的应用场合。

现在考虑 v_I 变为负值时的情况。此时运算放大器的输出电压 v_A 会跟着成为负值，二极管反偏，没有电流流过电阻 R，因此电压 v_O 维持为 0 V，即 $v_I < 0$，$v_O = 0$。因为这种情况下的二极管是截止的，所以运算放大器工作在开环状态，输出等于负的饱和电平。

电路的传输特性如图 13.33（b）所示，它几乎和理想半波整流电路的传输特性相同。非理想的二极管传输特性由于其处在运算放大器的负反馈回路中而几乎被完全掩盖。这是负反馈的另一种绝妙应用。运算放大器和二极管的组合［如图 13.33（a）的虚线框所示］称为“超二极管”。

美中不足的是，图 13.33 所示的电路在 $v_I < 0$ 时 $v_O = 0$，v_I 的整个电压全部加在运算放大器的两个输入端之间，一旦电压幅度超过几伏（V），运算放大器就会损坏，除非电路备有“过电压保护”（大多数现代集成运算放大器都有这个性能）。另一个不足之处在于 v_I 小于 0，运算放大器输出饱和。虽然对运算放大器而言没有危害，但是仍然应该避免饱和。因为从饱和状态回到线性区域是需要一定时间的。时间上的延迟显然会降低电路的工作速度，限制超二极管半波整流电路的工作频率。



图 13.33　（a）“超二极管”精密半波整流器；（b）近乎理想的传输特性。注意，当 $v_I > 0$ 时，二极管导通，运算放大器为负载提供电流，源被缓冲，从而提高了性能

13.9.2　另一种电路

能够避免上面提到的一些不足的另一种精密整流电路如图 13.34 所示。电路的工作原理如下：如果 v_I 是正的，二极管 D_2 导通并闭合运算放大器的负反馈回路。这时运算放大器的反向输入端成为虚地端，运算放大器的输出被钳位在比地低一个导通电压的位置上。该负值电压使得 D_1 截止，因而没有电流流过反馈电阻 R_2，因此整流电路的输出电压为 0。

当 v_I 向负值变化时，运算放大器反向输入端的电压也趋于负值，从而使运算放大器输出端的电压成为正值。这时二极管 D_2 处于反向偏置，是截止的，而二极管 D_1 却是导通的并通过电阻 R_2 建立了运算放大器的负反馈回路，这将迫使运算放大器的反向输入端成为虚地端，且流过反馈电阻 R_2 的电流等于流过输入电阻 R_1 的电流。当 $R_1 = R_2$ 时，输出电压 v_O 变为

$$v_O = -v_I \quad v_I \leqslant 0$$

电路的传输特性如图 13.34（b）所示。注意，与图 13.33 所示电路不同的是：传输特性的斜率可以任意设定（包括设定为 1），只要选择合适的 R_1 和 R_2 值即可。



图 13.34 （a）精密整流电路的改进形式：二极管 D_2 在 D_1 截止时为运算放大器建立反馈回路，避免运算放大器进入饱和状态；（b）$R_1 = R_2$ 时的传输特性

正如前面提到的那样，改进后的电路的最大好处在于运算放大器的负反馈回路在所有工作时间内都是闭合的，所以运算放大器一直工作在线性区，从而避免了出现饱和的可能性，当然也不会有从饱和区回到线性区所需要的延迟。二极管 D_2 跟踪运算放大器的输出电压，当发现负值输入时，输出电压被钳位在比 0 低一个二极管导通电压的位置上，所以 D_2 也称为“跟踪二极管”。

13.9.3 应用——交流电压测量

本节讨论精密整流电路众多应用中的一个应用——交流电压表，电路如图 13.35 所示。它由半波整流电路和一阶低通滤波器组成，其中运算放大器 A_1、二极管 D_1、D_2 和电阻 R_1 及 R_2 组成半波整流电路；运算放大器 A_2、电阻 R_3 及 R_4 和电容 C 组成一阶低通滤波器。如果输入正弦信号的峰值幅度是 V_p，那么整流器的输出电压 v_1 就是峰值幅度为 V_pR_2/R_1 的半波信号，对 v_1 傅里叶级数展开，可以得到均值为$(V_p/\pi)(R_2/R_1)$的直流分量以及基波ω和它的谐波分量。为使所有高次谐波的幅度降到可以忽略的程度，必须合理选择低通滤波器的角频率，使其远低于输入信号的最低频率$\omega_{\min}$，从而导致

$$\frac{1}{CR_4} << \omega_{\min}$$

因此输出电压 v_2 几乎就是一个直流分量，其值为

$$V_2 = -\frac{V_p}{\pi}\frac{R_2}{R_1}\frac{R_4}{R_3}$$

其中，R_4/R_3 是低通滤波器的直流增益。注意，该电压表测得的基本上是输入信号负半周的平均值，但是可以对其进行标定，从而提供输入信号的均方根读数值。



图 13.35　由精密半波整流器和一阶低通滤波器组成的简单交流电压表

练习 13.24　考虑图 13.33（a）所示的超二极管电路，电阻 $R=1\ \text{k}\Omega$。当输入电压为 10 mV，1 V 和 −1 V 时，求整流器的输出电压值以及运算放大器的输出电压值。假设运算放大器是理想的，输出饱和电压是±12 V，二极管在电流为 1 mA 时导通电压是 0.7 V，电流每变化 10 mA，导通电压则下降 0.1 V。

答案：10 mA，0.51 V；1 V，1.7 V；0 V，−12 V

练习 13.25　如果图 13.33（a）所示电路中的二极管接反了，那么传输特性 v_O~v_I 是什么结果？

答案：当 $v_I \geqslant 0$ 时，$v_O=0$；当 $v_I \leqslant 0$ 时，$v_O=v_I$

练习 13.26　考虑图 13.34（a）所示的电路，电阻 $R_1=1\ \text{k}\Omega$，$R_2=10\ \text{k}\Omega$。当 $v_I=+1$ V，−10 mV，−1 V 时，求 v_O 和放大器的输出电压。假设运算放大器是理想的，输出饱和电压为±12 V。二极管在电流为 1 mA 时的压降是 0.7 V，电压下降速度是 0.1 V/10 mA。

答案：0 V，−0.7 V；0.1 V，0.6 V；10 V，10.7 V

练习 13.27　如果图 13.34（a）所示电路中的二极管接反了，那么传输特性 v_O~v_I 是什么结果？

答案：当 $v_I \geqslant 0$ 时，$v_O=-(R_2/R_1)v_I$；当 $v_I \leqslant 0$ 时，$v_O=0$

练习 13.28　求图 E13.28 所示电路的传输特性。



图 E13.28

答案：当 $v_I \geqslant -5$ V 时，$v_O=0$；当 $v_I \leqslant -5$ V 时，$v_O=-v_I-5$

13.9.4　精密全波整流器

现在我们来推导精密全波整流器的电路结构。从第 3 章中我们知道，全波整流信号的实现是将输入信号的负半周波形反相并把它输入到另一个二极管整流电路中去，然后再把两个整流器的输出合在一起输送到负载上。图 13.36 就是根据这样的设想得到的电路，图中同样给出了各个不

同节点的电压波形。现在把二极管 D_A 用超二极管替代，反相放大器和二极管 D_B 用图 13.34 所示的精密半波整流电路的反相电路替代，这里没有使用跟踪二极管，这样我们便得到了全波精密整流电路，如图 13.37（a）所示。



图 13.36　全波整流器的原理电路

为了理解图 13.37（a）所示的电路是如何工作的，首先假设节点 A 输入的是正信号，那么运算放大器 A_2 的输出是正的，二极管 D_2 导通并通过 R_L 建立了运算放大器 A_2 的反馈回路，从而建立了运算放大器 A_2 的两输入端之间的虚短路，所以反向输入端的电压（实际也是电路的输出电压）就等于输入电压。即没有电流流过电阻 R_1 和 R_2，那么运算放大器 A_1 的反相输入端电压等于输入电压（也是正的），运算放大器 A_1 的输出端（节点 F）就是负的，直到输出饱和，在此阶段，二极管 D_1 始终截止。

接下来考虑节点 A 进入负半周的情况。运算放大器 A_1 反相输入端的负值电压使得节点 F 的电压成为正值，那么二极管 D_1 导通，电阻 R_L 上有电流流过，并且建立起运算放大器 A_1 的负反馈回路。这时运算放大器 A_1 的反相输入端成为虚地端，两个阻值相等的电阻 R_1 和 R_2 迫使节点 C 的电压（实际上也是电路的输出电压）等于输入节点 A 的电压的负值，即为正值，它与节点 A 的负值电压相结合导致运算放大器 A_2 输出为负值饱和，因此使二极管 D_2 保持截止状态。

完整的传输特性如图 13.37（b）所示，这是一个理想的全波整流器的传输特性。“精密”的含义是指二极管的非线性特性被掩盖了，这是因为二极管被置于运算放大器的负反馈回路上的结果。该电流是众多可能实现的精密整流电路中的一个，也称为绝对值电路。另一个实现此功能的相关电路参见练习 13.30。



图 13.37 （a）基于图 13.36 所示原理电路的全波整流器；（b）电路（a）的传输特性曲线

练习 13.29　在图 13.37（a）所示的全波整流电路中，设 $R_1 = R_2 = R_L = 10\ \text{k}\Omega$，假设运算放大器是理想的，只是输出饱和电压为±12 V。当二极管流过 1 mA 的电流时，其管压降为 0.7 V，管压降下降速度是 0.1 V/10 mA。求 $v_I = +0.1$ V，+1 V，+10 V，−0.1 V，−10 V 时的节点电压 v_O，v_E，v_F。

答案：+0.1 V，+0.6 V，−12 V；+1 V，+1.6 V，−12 V；+10 V，+10.7 V，−12 V；+0.1 V，−12 V，+0.63 V；+1 V，−12 V，+1.63 V；+10 V，−12 V，+10.73 V

练习 D13.30　图 E13.30（a）给出的是实现全波整流或者绝对值电路的框图，图 E13.30（b）所示是电路的传输特性。电路框图由两个模块组成：半波整流器和反向加权加法器。其中，半波整流器可以采用图 13.34（a）所示的电路实现，但是两个二极管均反接。证明该框图可以实现绝对值电路的功能，然后画出完整的电路图，并给出所有电阻的合理值。



图 E13.30

13.9.5　精密桥式整流器在仪表中的应用

第 3 章曾讲过桥式整流电路和运算放大器结合在一起可以实现精密整流电路。图 13.38 给出的就是这样一个电路。电路提供大小为 $|v_A|/R$ 的电流以驱动动圈电流表 M，电流表的指针读数和输入电压 v_A 的绝对值的均值成正比。电流表和运算放大器的非理想特性都被掩盖，因为桥式电路被置于运算放大器的负反馈回路上。观察得到，当 v_A 为正时，从运算放大器输出端流出的电流流经 D_1，M，D_3 和 R；当 v_A 为负时，从运算放大器输出端流出的电流流经 R，D_2，M 和 D_4。不管 v_A 的极性如何，运算放大器的负反馈回路始终是闭合的，因此运算放大器输入端虚短路的结论使得加在电阻 R 上的电压实现了对 v_A 的复制。图 13.38 所示电路采用的是不太贵的动圈电流表，却实现了相对精确的高输入阻抗的交流电压表。



图 13.38　采用桥式二极管电路设计的交流电压表

练习 D13.31　求图 13.38 所示电路中电阻 R 的值，以使输入正弦信号的均方根值为 5 V 时电流表可提供满量程刻度。设电流表 M 的参数是 1 mA，50 Ω（它的电阻是 50 Ω，当流过的平均电流是 1 mA 时，电流表满量程）。运算放大器输出端的最大和最小电压大约是多少？假设二极管具有 0.7 V 的恒定管压降。

答案：45 kΩ; +8.55 V; −8.55 V

13.9.6　精密峰值检波器

第 3 章讲过的峰值检波器中的二极管包含在运算放大器的负反馈回路上，如图 13.39 所示，

这是一个精密峰值检波器电路。二极管和运算放大器的结合电路已被公认为超二极管电路，如图 13.33（a）所示。图 13.39 所示电路的工作原理很直观，当 v_I 大于输出电压时，运算放大器驱动二极管导通，负反馈回路闭合，运算放大器作为跟随器工作，输出电压跟随输入电压变化，运算放大器的输出同时提供电容的充电电流，该过程可以一直持续到输入电压达到峰值。一旦超过峰值，运算放大器输入端的输入电压会成为负值，导致运算放大器的输出变为负值并处在负的饱和电平上，这时二极管截止。除非电容能够通过负载电阻放电，否则电容两端的电压将维持在输入信号的正峰值上。如果电路是要检测输入信号正峰值的变化，那么电路中必须包含负载电阻。



图 13.39　将二极管置于运算放大器的反馈回路上得到的精密峰值检波器

13.9.7　带缓冲的精密检波器

当峰值检波器需要有一段时间保持峰值电压的话，电容应该被缓冲，如图 13.40 所示。这里，运算放大器 A_2 接成电压跟随器，要求输入阻抗高，偏置电流低。剩下的电路和图 13.34 所示的半波整流电路非常相似。二极管 D_1 完成峰值检波器的基本功能，二极管 D_2 起跟踪二极管的作用，防止运算放大器 A_1 的反向饱和以及相关的延迟。在保持阶段，跟随器 A_2 通过 R 给 D_2 提供很小的电流，运算放大器 A_1 的输出被钳位在比输入电压低一个导通电压的数值上。现在，当输入电压 v_I 增加并超过电容 C 两端储存的电压值（该电压也等于电路的输出电压 v_O）时，运算放大器 A_1 的净输入电压是正的，所以运算放大器的输出将趋于正的饱和电平，因此二极管 D_2 截止，D_1 导通，电容 C 充电至输入电压的新的正峰值，然后电路回到保持状态。最后要注意的是电路的输出阻抗比较低。



图 13.40　带缓冲的精密峰值检波器

13.9.8　精密钳位电路

采用超二极管取代第 3 章介绍的钳位电路中的二极管，便可以得到图 13.41 所示的精密钳位电路。该电路的工作原理留给读者解释。



图 13.41　精密钳位电路

13.10　SPICE 仿真实例

本章介绍的电路利用晶体管的非线性特性完成了许多任务，比如正弦波振荡器幅度的稳定、将三角波整形为正弦波等。虽然我们可以设计简单的方法对这些电路进行分析和设计，但是完全用纸和笔进行分析几乎是不可能的，设计者必须依赖计算机仿真来了解电路的内部运行过程以试验不同元件参数对电路性能的影响，从而优化设计。本节将给出两个例子来说明如何使用 SPICE 对振荡器电路进行仿真。

例题 13.1　文氏电桥振荡器

作为第一个例子，我们要对文氏电桥振荡器进行仿真，Capture 电路图如图 13.42 所示。选择元件参数，使得电路的振荡频率为 1 kHz。我们要分析电阻 R_{1a} 和 R_{1b} 在满足 $R_{1a} + R_{1b} = 50\ \text{k}\Omega$ 的条件下取不同数值时对电路性能的影响。由于电路振荡的平衡条件是 $(R_2 + R_{1b})/R_{1a} = 2$（见练习 13.4），这时有 $R_{1a} = 20\ \text{k}\Omega$，$R_{1b} = 30\ \text{k}\Omega$。现在我们考虑三种情况：（a）$R_{1a} = 15\ \text{k}\Omega$，$R_{1b} = 35\ \text{k}\Omega$；（b）$R_{1a} = 18\ \text{k}\Omega$，$R_{1b} = 32\ \text{k}\Omega$；（c）$R_{1a} = 25\ \text{k}\Omega$，$R_{1b} = 25\ \text{k}\Omega$。这三种情况下的环路增益分别是 1.33，1.1 和 0.8。

在 PSpice 中，使用 741 运算放大器和 1N4148 的二极管来对图 13.42 所示电路进行仿真[①]。设电容的初始电压为 0 V，我们对电路进行瞬时分析，由于运算放大器有失调电压，而且其值已经足以使电路产生振荡，所以不再需要外加电路来起振。图 13.43 所示是电路的仿真结果，图 13.43（a）所示是环路增益为 1.33 时电路的输出信号波形。观察发现，虽然电路已经起振，幅度稳定下来也很快，但是输出信号的失真很明显。图 13.43（b）所示是环路增益为 1.1 时电路的输出信号波形，我们发现输出失真很小，但是正如我们预期的那样，随着环路增益趋近于 1，从起振到幅度稳定所需要的时间也加长了，电路的振荡频率是 986.6 Hz，非常接近于我们的设计值 1 kHz，幅度是 7.37 V。最后，图 13.43（c）所示是环路增益为 0.8 时电路的输出信号波形，它证实了我们的分析，即环路增益低于 1，电路不能实现持续的振荡。

PSpice 还可以用于输出正弦波频谱的分析。只要采用傅里叶级数分析功能即可。对环路增益等于 1.1 的分析表明稳态响应的输出信号的 THD 为 1.88%。如果电路的输出取在运算放大器的输出端（即电压 v_A），得到的 THD 是 2.57%，虽然该电压高于 v_{OUT} 的 THD 值，但不是非常高，因而运算放大器的输出端也不失为振荡电路满意的输出端口。

① PSpice 提供 741 运算放大器和 1N4148 二极管的 SPICE 模型。741 运算放大器的特性可参见例题 2.9，二极管 1N4148 的特性可参见例题 3.10。



图 13.42　例题 13.1：文氏电桥振荡器的 Capture 电路图



(a) R_{1a} = 15kΩ，环路增益 = 1.33

图 13.43　图 13.42 所示文氏电桥振荡器起振阶段的瞬态响应，各波形对应环路增益为不同数值时的情况



(b) R_{1a} = 18kΩ, 环路增益 = 1.1



(c) R_{1a} = 25kΩ, 环路增益 = 0.8

图 13.43(续) 图 13.42 所示文氏电桥振荡器起振阶段的瞬态响应,各波形对应环路增益为不同数值时的情况 ■

例题 13.2　有源滤波调谐振荡器

在这个例子中，我们要用 PSpice 来验证我们的观点，那就是采用图 13.11 所示的有源滤波调谐电路可以实现性能非常优越的运算放大器振荡器。此外，我们还要分析滤波器 Q 值的变化对振荡器输出正弦波频谱纯度的影响。

Capture 电路图如图 13.44 所示。该电路的中心频率是 1 kHz,滤波器的品质因数 Q 在 $R_1 = 50\ \text{k}\Omega$ 时为 5；在 $R_1 = 200\ \text{k}\Omega$ 时为 20。与例题 13.1 的文氏电桥一样，这里采用的运算放大器是 741 型的，二极管是 1N4148。PSpice 进行瞬时仿真时，假设电容的初始电压等于 0。为了计算输出信号的傅里叶分量，分析的时段需要选择得足够长以使得振荡器的输出达到稳定状态。输出达到稳定所需要的时间是受品质因数 Q 控制的，Q 值越大，需要的时间越长。当 $Q = 5$ 时，结合仿真实验和估算，50 ms 的分析时段是可行的。为了作图的目的，每个振荡周期用了 200 个点。

图 13.45 所示是瞬时分析的结果，其中上面的图代表运算放大器 A_1 的输出信号（电压 v_1），下面的图代表跨接在二极管限幅器上的输出信号（电压 v_2）。振荡信号的周期非常接近于 1 kHz 的设计值。正弦信号的幅度采用 Probe（PSpice 的图形界面）分析的结果为 1.15 V（或者是峰–峰值 2.3 V）。注意，该值要比练习 13.7 估算得到的值（3.6 V）低，但是后者是基于每个导通二极管的管压降都是 0.7 V 的结果。图 13.45 中下面的图告诉我们，二极管的管压降接近于 0.5 V，准方

波信号的峰–峰值是 1 V。这样我们可以预计：输出正弦信号的峰–峰值比 3.6 V 低相同的比例，与实际情况接近。

PSpice 的傅里叶分析告诉我们输出正弦信号的 THD = 1.61%，把 Q 增加到 20（只要把电阻 R_1 增加到 200 kΩ），重复仿真过程，发现 THD 下降到 1.01%，可见滤波器的 Q 值是一个非常有用的控制输出正弦信号 THD 的手段，从而证实了我们的预测。



图 13.44 例题 13.2：有源滤波调谐振荡器的 Capture 电路图，调整电阻 R_1 的值以改变品质因数 Q



图 13.45 图 13.44 所示有源滤波调谐振荡器的输出波形，Q = 5（R_1 = 50 kΩ） ■

小结

- 有两种不同类型的信号发生器：线性振荡器（实现某些形式的谐振）和非线性振荡器或称为函数发生器（用多谐振荡器实现开关特性）。
- 在放大器（运算放大器或者晶体管）反馈回路上放置选频网络可实现线性振荡器。只要振荡器在振荡频率上满足环路总相移等于 0 且环路增益的幅度等于或大于 1 的条件，电路就会振荡。
- 如果振荡器的环路增益幅度大于 1，输出幅度就会不断增大，直到非线性幅度控制起作用为止。
- 文氏电桥振荡器、移相振荡器、正交振荡器和有源滤波调谐振荡器是实现 1 MHz 以下振荡频率的最常用电路。这些电路都用到 RC 网络和运算放大器或者晶体管。更高振荡频率的振荡器一般采用 LC 调谐或者晶体调谐。常用的是考比兹电路。
- 晶体振荡器可提供可能的最高振荡频率的精度和稳定度。
- 多谐振荡器有三种：双稳态、单稳态和非稳态。用运算放大器实现的多谐振荡器在精度要求较高的模拟电路应用中很有用，用数字逻辑门电路实现的多谐振荡器参考第 11 章的内容。
- 双稳态多谐振荡器有两个稳定状态，它可以不确定地处于其中任何一个状态上。
- 单稳态多谐振荡器也称为单触发器，只有一个稳定状态，电路可以不确定地稳定在稳定态。当触发到来时，输出进入准稳态并维持一段时间，这个时间可以预定，因此产生的输出信号就是脉冲信号，其宽度可以设定。
- 非稳态多谐振荡器没有稳定状态。它在两个准稳态之间振荡，每一个状态上逗留的时间可以预置，得到的输出信号具有周期信号的形式。
- 含有积分器和双稳态多谐振荡器的反馈环可以产生三角波和方波信号。
- 555 计时器是一种商用 IC 芯片。它采用片外电阻和电容，能够实现高质量的单稳态和非稳态多谐振荡器。
- 三角波通过正弦波整形电路的作用能够得到正弦波。正弦波整形电路的实现可以采用二极管（或者晶体管）和电阻的结合，也可以采用具有非线性产生特性的放大器来逼近正弦函数。
- 将二极管和运算放大器结合起来可以实现精密整流功能，而且负反馈环路能够掩盖二极管的非理想特性。

习题

13.1 节：正弦波振荡器的基本原理

*13.1　考虑一个正弦波振荡器电路，放大器有一个和频率无关的增益 A（其中 A 是正的），二阶带通滤波器的极点频率 ω_0，极点品质因数 Q，中心频率增益 K。

（a）求振荡频率，以及 A 和 K 满足持续振荡的条件。

（b）推导 $d\phi/d\omega$ 的表达式，计算 $\omega=\omega_0$ 时的值。

（c）利用（b）的结论，推导放大器传输函数的相角产生 $\Delta\phi$ 变化时得到的振荡频率的每单位变化率的表达式。

提示：$\dfrac{d}{dx}(\tan^{-1} y)=\dfrac{1}{1+y^2}\dfrac{dy}{dx}$

13.2 振荡器同习题 13.1 描述的一样，增益 A 和 K 与频率无关，证明极点位于半径为 ω_0 的圆上。求使得振荡器的极点位于以下位置时环路增益 AK 的值：（a）$j\omega$ 轴上；（b）s 平面右半部，离 $j\omega$ 轴的水距离是 $\omega_0/(2Q)$。

D13.3 画出正弦波振荡器的电路，电路由同相组态的运算放大器和带通滤波器组成，滤波器采用 RLC 谐振电路［如图 12.18（d）所示］实现。如果要得到持续的振荡，问运算放大器的增益是多少？振荡频率是多少？当下列参数值发生+1%的变化时，求振荡频率变化的百分比：（a）L；（b）C；（c）R。

13.4 振荡器电路由一个互导放大器接一个作为负载的 RLC 谐振回路构成正反馈环组成，其反馈回路是直接将输出接至输入端（即正反馈回路的反馈系数β等于 1）来实现。设互导放大器的输入电阻是 10 kΩ，输出电阻是 10 kΩ，LC 谐振回路的电感 $L=10\ \mu$H，$C=1000$ pF，$Q=100$。求电路振荡时的互导 G_m，振荡频率是多少？

13.5 参考图 13.1 所示的振荡器电路，选频网络的特性是：在 ω_0 上有 20 dB 的幅度衰减和 180° 的相移。求保证电路起振的放大器允许的最小增益值和相移值。

D13.6 考虑图 13.3（a）所示的电路，移去电阻 R_f 以实现比较器的功能。求合适的电阻阻值，使得比较器具有±6 V 的输出电平，限幅特性的斜率等于 0.1。设直流电源电压是±10 V，二极管的管压降是 0.7 V。

D13.7 考虑图 13.3（a）所示的电路，移去电阻 R_f 以实现比较器的功能。画出传输特性曲线。如果直流电压 V_B 通过电阻 R_B 接到运算放大器的虚地端，证明传输特性曲线将沿着 v_I 轴移到 $v_I=-(R_1/R_B)V_B$ 处。设使用的电源电压是±15 V，求使得限幅电平为±5 V 的合适的元件值，比较器的门限电压是 $v_I=+5$ V。忽略二极管的管压降（假设 $V_D=0$），比较器的输入电阻是 100 kΩ，限幅区域的斜率小于等于 0.05 V/V，采用 5%的标准电阻（参见附录 G）。

13.8 齐纳二极管 Z_1 和 Z_2 的稳压值分别用 V_{Z1} 和 V_{Z2} 表示，假设稳压管的正向导通电压是 0.7 V，运算放大器是理想的，画出并清楚地标注图 P13.8 所示电路的传输特性曲线 v_O~v_I。



图 P13.8

13.2 节：运算放大器 RC 振荡器电路

13.9 图 13.4 所示的是一个文氏电桥振荡器电路，证明反馈网络的传输特性[$V_a(s)/V_o(s)$]是一个带通滤波器，求极点的 ω_0 和 Q 以及中心频率增益。

13.10 图 13.4 所示为文氏电桥振荡器，设闭环放大器（由运算放大器和电阻 R_1 与 R_2 组成）在频率 $\omega=1/CR$ 附近有–0.1 rad 的相移，求这种情况下振荡会在哪个频率上发生？用 RC 表示。［提示：利用式（13.11）。］

13.11　参考图 13.4 所示的文氏电桥振荡器电路，利用式（13.10）的环路增益表达式，求闭环系统的极点。给出极点 Q 的表达式，并证明要使极点位于 s 平面右半部，R_2/R_1 的比值必须大于 2。

D*13.12　再次讨论练习 13.3，通过增加 R_3 和 R_6 的值来降低输出电压。如果输出电压的峰–峰值要求降至 10 V，求电阻的阻值。如果 R_3 和 R_6 开路，结果如何？

13.13　求图 P13.13 所示电路的 $L(s)$和 $L(j\omega)$及环路相移等于 0 时的频率和振荡所需的 R_2/R_1 值。

13.14　对图 P13.14 所示的电路重复习题 13.13。



图 P13.13



图 P13.14

*13.15　考虑图 13.6 所示的电路，用两个固定阻值的电阻取代 50 kΩ 的电位器，即将一个 10 kΩ 的电阻接在运算放大器的反向输入端和地之间，另一个电阻为 18 kΩ。二极管采用 0.65 V 的电池与 100 Ω 电阻相串联的模型，求输出正弦信号的峰–峰值。

D**13.16　重新设计图 13.6 所示的电路，采用相同的电阻值，电路工作在 10 kHz 的频率上。如果在 10 kHz 的频率上运算放大器有 5.7°（滞后）的相移，那么电路的振荡频率是多少？（假设运算放大器引入的相移在 10 kHz 附近不随频率变化。）如果电路的工作要恢复为 10 kHz，文氏电桥的并联电阻应该取何值？比值 R_2/R_1 如何改变？

*13.17　在图 13.8 所示电路最右边的电容上串接一个 10 kΩ 的电阻，在节点 X 处断开整个环路，求修改后电路（忽略稳幅电路）的环路增益 $A\beta$，以及起振所需的电阻 R_f 和振荡频率 f_0。

D13.18　电路如图 P13.18 所示，在节点 X 处断开环路，求环路增益（反过来求更简单，用 V_o 表示 V_x）。当 R =10 kΩ 时，求使电路产生 10 kHz 的正弦波振荡信号的电容 C 和 R_f 值。



图 P13.18

*13.19　考虑图 13.9 所示不包含限幅器的正交振荡器电路。设电阻 R_f 等于 $2R/(1+\Delta)$，其中 $\Delta << 1$，证明特征方程的极点位于 s 平面右半部，其值近似为 $s \simeq (1/CR)[(\Delta/4) \pm j]$。

*13.20　假设练习 13.7 的二极管钳位波形接近于理想方波，谐振器的 $Q = 20$，通过计算谐波的幅

度（相对于基波）来估算非线性失真：

（a）二次谐波

（b）三次谐波

（c）五次谐波

（d）到十次谐波为止的均方根值

注意，幅度为 V、频率为 ω 的方波可由下列级数表示：

$$\frac{4V}{\pi}\left(\cos\omega t-\frac{1}{3}\cos 3\omega t+\frac{1}{5}\cos 5\omega t-\frac{1}{7}\cos 7\omega t+\cdots\right)$$

13.3 节：LC 振荡器与晶体振荡器

**13.21 图 P13.21 所示的是 4 个考比兹振荡器电路，这些电路具有完整的偏置。对每一个电路，求表征工作特性的方程，并求振荡频率和起振的增益条件。



图 P13.21

**13.22　考虑图 P13.22 所示的电路，为简单起见，假设 $\beta=\infty$。

（a）求振荡频率和起振时 R_C 的最小值（用偏置电流 I 表示）。

（b）如果 R_C 的阻值等于 $(1/I)\,\text{k}\Omega$，其中 I 是毫安（mA）级的，证明电路能够起振。如果电路开始振荡，V_o 增加到能够控制 BJT 导通和截止，证明晶体管 Q_2 的集电极输出电压是峰–峰值为 1 V 的方波，估算正弦输出电压 V_o 的峰–峰值。



图 P13.22

13.23　考虑图 13.16 所示的皮尔斯振荡器电路，晶体的特性参见练习 13.10。设电容 C_1 可以在 1 pF 到 10 pF 的范围内变化，电容 C_2 是 10 pF 的固定电容。求振荡器振荡频率的可调谐范围。[提示：利用推导式（13.27）的表述。]

13.4 节：双稳态多谐振荡器

13.24　考虑图 13.19（a）所示的电路，运算放大器的同相输入端通过电阻 R_3 接一个正的电压 V。

（a）推导门限电压 V_{TH} 和 V_{TL} 的表达式，用运算放大器的饱和电平 L_+ 和 L_-、电阻 R_1，R_2，R_3 和 V 表示。

（b）设 $L_+=-L_-=13$ V，$V=15$ V，$R_1=10\,\text{k}\Omega$，求电阻 R_2 和 R_3 的值，使得 $V_{TH}=+5.1$ V，$V_{TL}=+4.9$ V。

13.25　考虑图 13.20（a）所示的双稳态电路，运算放大器的反相输入端与地断开并接至参考电压 V_R。

（a）推导门限电压 V_{TH} 和 V_{TL} 的表达式，用运算放大器的饱和电平 L_+ 和 L_-、电阻 R_1，R_2 和 V_R 表示。

（b）设 $L_+=-L_-=V$，$R_1=10\,\text{k}\Omega$，求 R_2 和 V_R 的值，使得门限电压等于 0 和 $V/10$。

13.26　电路如图 P13.26 所示，画出并标注相应的传输特性曲线 $v_O\sim v_I$。假设二极管导通时的管压降为 0.7 V，运算放大器的输出饱和电压是±12 V。求二极管的最大电流。

13.27　考虑图 P13.26 所示的电路，去掉电阻 R_1，电阻 R_2 短路。画出并标注传输特性曲线 $v_O\sim v_I$。假设二极管导通时的管压降为 0.7 V，运算放大器的输出饱和电压是±12 V。

*13.28　考虑具有同相传输特性的双稳态电路，$L_+=-L_-=12$ V，$V_{TL}=-1$ V，$V_{TH}=+1$ V。

（a）设输入是均值为 0、幅度为 0.5 V 的正弦波，求输出。



图 P13.26

（b）如果输入端接的是频率为 f、幅度是 1.1 V 的正弦波，描述一下输出信号。在输出成为常数之前，输入正弦信号均值的改变是多少？

D13.29 设计图 13.23（a）所示的电路，实现的传输特性为：输出电平为±7.5 V，门限电压为±7.5 V。当 $v_I = 0$ V 时，反馈电阻中流过 0.1 mA 的电流，稳压管中流过 1 mA 的电流。假设运算放大器的输出饱和电平是±12 V。确定稳压管的压降和所有电阻的阻值。

13.5 节：采用非稳态多谐振荡器实现的方波和三角波发生器

13.30 求图 13.24（b）所示电路的振荡频率，其中，$R_1 = 10\ \text{k}\Omega$，$R_2 = 16\ \text{k}\Omega$，$C = 10$ nF，$R = 62\ \text{k}\Omega$。

D13.31 在图 13.24（b）所示的电路中，增加如图 13.23（b）所示的限幅器电路。设计一个电路，使输出方波信号的频率为 1 kHz，幅度为 5 V，采用的电容 $C = 10$ nF。如果 $\beta = 0.462$，设计一个电路使得流过电阻分压回路的总电流近似等于 RC 网络半个周期的均值电流。假设运算放大器的饱和电压是±13 V，要求流过稳压管的电流是 1 mA。

D13.32 采用图 13.25 所示的方案设计一个电路，要求能够提供峰–峰值为 10 V 的方波信号和峰–峰值为 10 V 的三角波信号。输出信号的频率均为 1 kHz。实现时采用的双稳态电路是图 13.23（b）所示的结构，使用的电容是 0.01μF，求所有电阻的值以及稳压管的稳压值。要求流过稳压管的最小电流是 1 mA，电阻分压回路的最大电流是 0.2 mA。假设运算放大器的输出饱和电平是 ± 13 V。

D*13.33 图 P13.33 所示的电路由一个带输出限幅器的反相双稳态多谐振荡器和一个同相积分器组成。假设除电阻 R_7 和 0.5 nF 的电容以外其余电阻的阻值均相等。设计一个电路，使得电路在双稳态电路的输出端可得到峰–峰值为 15 V 的方波信号，频率为 10 kHz。画出并标注积分器输出端的电压波形。假设运算放大器的输出饱和电平是 ± 13 V，稳压管流过的最小电流是 1 mA，确定稳压管的稳压值以及所有电阻的阻值。



图 P13.33

13.6 节：标准脉冲发生器——单稳态多谐振荡器

*13.34 图 P13.34 给出的是一个单稳态多谐振荡器。在稳定状态，$v_O = L_+$，$v_A = 0$，$v_B = -V_{ref}$。一个幅度比 V_{ref} 高的正输入脉冲可以触发该电路。通常情况下，$C_1R_1 << CR$，画出 v_O 和 v_A 的输出波形，并证明输出端产生的脉冲信号的宽度 T 由下式给出：

$$T = CR\ln\left(\frac{L_+ - L_-}{V_{ref}}\right)$$

注意，这个电路有一个很有趣的地方，即输出脉宽可以由电压 V_{ref} 控制。



图 P13.34

13.35 求练习 13.19 所示单稳态电路的恢复时间。

D*13.36 利用图 13.26 所示的电路，设计一个单稳态多谐振荡器以产生负的输出脉冲信号，脉冲的宽度是 100μs，运算放大器近似理想，输出饱和电平是 ± 13 V，电容的值是 0.1 nF 和 1 nF。是否有可能将所有电阻都选为 100 kΩ？二极管的导通电压是 0.7 V。求触发电路的最小输入信号。电路需要多长时间才能恢复到正常输出信号也能够触发的状态？

13.7 节：集成电路计时器

13.37 考虑图 13.27 所示的 555 计时器电路，当门限电压端口和触发信号端口接在一起并与输入信号 v_I 相连时，证明输出特性和反相双稳态电路的输出特性相同，且门限电压是 $V_{TL} = \frac{1}{3}V_{CC}$ 和 $V_{TH} = \frac{2}{3}V_{CC}$，输出电平等于 0 和 V_{CC}。

13.38（a）在图 13.28（a）所示的电路中，设电容 C = 1 nF，求电阻 R 的值，使得输出脉冲的保持时间是 10 μs。

（b）如果（a）电路中的 555 计时器的工作电压是 V_{CC} = 15 V，假设上门限电压 V_{TH} 可以片外调整（比如不需要保持为 $\frac{2}{3}V_{CC}$），求其值，使得脉宽增加到 20 μs，其余条件同（a）。

D13.39 采用 680 pF 的电容设计图 13.29（a）所示的电路，使其能够产生 50 kHz 频率的方波信号，占空比等于 75%，确定电阻 R_A 和 R_B 的值。

*13.40 555 计时器电压等于 V_{TH} 的节点（比较器 1 的反相输入端）通常接片外端口，这使得设计者可以在片外改变其值（V_{TH} 不再维持为 $\frac{2}{3}V_{CC}$）。注意，不管 V_{TH} 的值如何改变，V_{TL} 的值是不会改变的，它始终为 $\frac{1}{2}V_{TH}$。

（a）对图 13.29 所示的非稳态电路，重新推导 T_H 和 T_L 的表达式（用 V_{TH} 和 V_{TL} 表示）。

（b）当 C = 1 nF，R_A = 7.2 kΩ，R_B = 3.6 kΩ，V_{CC} = 5V，节点 V_{TH} 没有外接电压，求振荡信号方波的频率和占空比。

（c）对（b）的设计，假设在节点 V_{TH} 处由电容耦合进一个正弦波电压，其频率远低于

（b）的结果，幅度是 1 V，该正弦波信号将导致 V_{TH} 在直流分量 $\frac{2}{3}V_{CC}$ 附近发生变化，因而 T_H 也相应地发生变化——调制过程。求 T_H，以及 V_{TH} 取两个极端值时的振荡频率和占空比。

13.8 节：非线性波形整形电路

D*13.41 可以粗略地对图 P13.41 所示的两个二极管电路进行三角波到正弦波的逼近。为了得到性能较好的近似，我们选择三角波的幅度 V，使得要求的正弦波过零点的斜率等于三角波的斜率，同样选择电阻 R 的值，使得在输入电压 v_I 等于峰值时输出电压也等于峰值。如果二极管的导通电压在 1 mA 电流时为 0.7 V，电流每增加十倍，电压变化 0.1 V。求 V 和 R 的值，使得逼近的正弦波信号幅度为 0.7 V，然后求输出电压等于下列值时的角度 θ（当 $\theta = 90°$ 时，输入 v_I 为峰值）：0.7，0.65，0.6，0.55，0.5，0.4，0.3，0.2，0.1 和 0。利用求得的角度，计算正确的正弦函数（$0.7\sin\theta$）值，从而得到正弦波整形器的误差百分比。将结果用表格形式表示。

D13.42 设计一个两段的正弦波整形器，采用一个 10 kΩ 的输入电阻、两个二极管以及两个钳位电压。电路的输入是一个峰-峰值为 10 V 的三角波，二极管的导通电压是 0.7 V，电路的输出电压受此二极管限制，要求正弦波过零点的斜率等于三角波的斜率。问应该选择什么样的钳位电压？

13.43 证明图 P13.43 所示电路的输出电压由下式给出：

$$v_O = -nV_T \ln\left(\frac{v_I}{I_s R}\right) \quad v_I > 0$$

其中，I_s 和 n 是二极管的参数，V_T 是热电压。由于输出电压和输入电压的对数成正比，所以该电路也称为对数放大器。主要应用于信号需要被压缩的场合。



图 P13.41



图 P13.43

13.44 证明图 P13.44 所示电路的传输特性是 $v_O = v_1 v_2$，其中 $v_1 > 0$，$v_2 > 0$。该电路也称为模拟乘法器。求输入电压为不同数值的组合（例如 0.5 V，1 V，2 V，3 V）时电路的性能。假设所有的二极管性能相同，1 mA 时的管压降等于 0.7 V，$n = 2$。注意，该电路很容易成为平方律电路，只要使用单输入（比如 v_I）通过 0.5 kΩ 的电阻（而不是现在看到的 1 kΩ 电阻）接入即可。

**13.45 图 13.32 所示的详细分析告诉我们，最优性能（对正弦波而言）的取得是在 I 和 R 满足 $RI = 2.5V_T$ 的时候，其中，V_T 是热电压，输入三角波的峰值是 $6.6V_T$。如果输出取在 R 上（比如在两个发射极之间），求 $v_O = 0.25V_T$，$0.5V_T$，V_T，$1.5V_T$，$2V_T$，$2.4V_T$，$2.42V_T$ 时的输入电压 v_I。画出 v_O~v_I 的关系曲线，并与下式给出的理想曲线进行比较：

$$v_O = 2.42V_T \sin\left(\frac{v_I}{6.6V_T} \times 90°\right)$$



图 P13.44

13.9 节：精密整流电路

13.46 两个超二极管连接相同的输入信号，但是因为二极管的接法相反，所以当输出与同一个负载电阻相连的时候，一个二极管的负极接负载，另一个二极管的正极接负载。如果输入的信号是峰-峰值等于 10 V 的正弦波，问输出信号是什么波形？注意，负载电流半个周期的信号分别由不同的放大器提供，即一个放大器提供电流的时候另一个放大器不工作。这种工作模式也称为 B 类工作模式（参见第 14 章），是实现功率放大器的重要电路。

D13.47 图 13.33（a）所示的超二极管电路可以获得一定的增益，只要用电阻 R_2 代替接在二极管负极和运算放大器反相输入端之间的短路线并在运算放大器的反相输入端和地之间接入电阻 R_1 即可。设计该电路，使得增益等于 2。当输入是峰-峰值为 10 V 的正弦信号时，求输出电压的平均值。

D13.48 设计图 13.34（a）所示的反相精密整流电路，要求信号从反相端输入，同相端接地，增益为−2，输入电阻 100 kΩ，你选择的电阻 R_1 和 R_2 的值是多少？

D*13.49 设计一个与图 13.35 所示电路类似的电压表电路，要求工作电压的频率在 10 Hz 以上。它按照 1 V 的输入正弦波的均方根电压与 10 V 的输出电压进行定标。输入电阻尽可能大。为了增加工作带宽，交流电路的增益应保持小一些，而且设计电路时应尽可能降低电容 C 的值，电阻的最大值是 1 MΩ。

13.50 画出图 P13.50 所示电路的传输特性曲线。



图 P13.50

13.51 画出图 P13.51 所示电路的传输特性曲线 v_{O1}~v_I 和 v_{O2}~v_I。



图 P13.51

13.52 画出图 P13.52 所示电路的传输特性曲线。



图 P13.52

D13.53 我们用一个与图 13.38 所示电路相关的电路给发光二极管（LED）提供和电压 $v_A(v_A \geqslant 0)$ 成正比的电流，电流的数值与二极管的非线性特性及变化无关。说明如何能够简单地实现上述功能。

*13.54 在图 13.38 所示的精密整流电路中，如果电阻 R 被电容 C 取代，结果会怎样？若要获得 R = 1 kΩ、输入为 60 Hz 正弦波的性能，求电容 C 的值？当频率等于 120 Hz 时，修改后的电路的响应是多少？频率为 180 Hz 呢？如果电压 v_A 的值是固定的，电路会有什么样的新功能？现在考虑两个电路（一个具有电阻 R，另一个具有电容 C）在实现波形变换时的作用，当输入是 60 Hz 的三角波时，具有电阻 R 的电路产生平均值为 1 mA 的电流来驱动电流表，问电阻 R 被电容 C 取代后电路的平均值电流是多少？电容 C 采用刚才求得的值。

*13.55 采用运算放大器和二极管构成超二极管的结构以实现正峰值检波电路，电容的初始电压等于 0，输入是一串脉冲信号，幅度为 10 V，脉宽为 10μs。如果运算放大器能够提供的最大输出电流是 10 mA，经过一个脉冲后电容两端的电压是多少？两个脉冲过后呢？10 个脉冲过后又会怎样？要达到 0.5 V，1.0 V 和 2.0 V 各需要多少个脉冲？

D13.56 考虑如图 13.40 所示的带缓冲的峰值检波器。输入信号是峰–峰值为 1 V 的三角波，频率是 1000 Hz，运算放大器的偏置电流（直接进入运算放大器 A_2）是 10 nA，二极管的反向漏电流是 1 nA，如果要保证输出波纹小于 1%，求电容的最小值。

第 14 章　输出级与功率放大器

引言

输出级电路的重要功能是提供低输出电阻，从而使负载上得到的输出信号增益不会下降。由于输出级是放大器的最后一级电路，通常它处理的信号都是比较大的信号，因此小信号近似分析法及其模型都不适用于输出级电路，或者使用时必须非常谨慎。另外，输出级的线性特性仍然是一个很重要的指标。事实上，衡量输出级电路设计得好坏的指标就是电路引入的总谐波失真（THD）。这是输出信号中所有谐波分量的均方根值，不包括基波分量，被表示为基波分量的均方根值的百分比。一个高品质音频放大器的 THD 在百分之零点几的数量级上。

设计输出级电路最具挑战性的参数是功率在输送到负载的过程中其效率的高低。它隐含着这样一个概念，那就是输出级晶体管消耗的功率要尽可能低。因为消耗在晶体管上的功率将引起结温的升高，而任何晶体管都有一个最高工作温度（硅管的温度范围是 150℃到 200℃）的限制，超过极限的话，晶体管就会被烧毁。功率转换效率比较高的电路在电池供电的功放电路中可以延长电池的使用时间，允许电路采用体积小、价格低的电源，或者可以使用风扇。

本章首先介绍输出级放大器采用的各种结构，它们的功率有高有低。这里提到的“高功率”一般情况下指的是 1 W 以上的功率。然后我们对高功率输出级采用 BJT 实现时的设计参数作为规范，这里的晶体管也称为功率管。这些晶体管的温度特性值得特别关注。

功率放大器是一个输出功率很高的简单放大器。分立和集成的功放电路在本章都会涉及。此外，本章还将简要讨论目前应用在功放电路设计中的 MOS 晶体管电路。最后用输出级电路的 SPICE 仿真分析及设计作为本章的结束。

14.1　输出级的分类

输出级电路的分类依据是放大器在输入信号作用后的输出集电极电流波形。图 14.1 给出的是正弦波作用后的各种输出波形。A 类放大器的电流波形如图 14.1（a）所示，它有一个直流分量 I_C，比起信号电流的幅度 $\hat{I}_c$ 来要大很多，因此 A 类放大器在输入信号的一个周期之内是完全导通的，即导通角等于 360°。与 B 类放大器相比，它的输出电流波形如图 14.1（b）所示，直流偏置电流是 0，因此 B 类放大器只在输入正弦信号的半个周期之内是导通的，它的导通角只有 180°。后面我们会讲到，输入正弦信号负半周起作用时，电流由另外一个工作在 B 类模式下的晶体管传导电流。

如果晶体管偏置在不等于 0 的电流上，但是偏置电流数值远小于正弦信号的幅度值，即晶体管的偏置处于 A 类和 B 类之间，这时比较适合称为 AB 类放大器。这时晶体管导通的时间要略大于半个周期，如图 14.1（c）所示，导通角大于 180°但是远小于 360°。AB 类放大器通常还会有另外一个晶体管，它在输入正弦信号的负半周导通，但是导通的时间仍然略大于半个周期，我们把这两个晶体管的输出结合在一起并送到输出负载上。由此可见，在输入正弦信号过零点附近，两个晶体管都是导通的。

图 14.1（d）所示是晶体管工作在 C 类模式下的输出集电极电流波形。观察发现，晶体管只

在小于半个周期的时间内导通，所以导通角低于 180°，得到的输出实际是如图所示的一串脉动信号。为了得到正弦信号输出，该电流一般会通过一个调谐到输入信号频率的 LC 电路。调谐电路起到带通滤波器的作用，其输出电压和输入脉动电流经过傅里叶展开后的基波分量的幅度成正比。



图 14.1 晶体管工作时的集电极电流波形：（a）A 类放大器；（b）B 类放大器；（c）AB 类放大器；（d）C 类放大器

本章将介绍 A 类、AB 类和 B 类放大器。它们被广泛应用在运算放大器和音频放大器的输出级中。在音频放大器中，AB 类放大器更受青睐，原因将在后面解释。C 类放大器一般在射频（RF）功放电路中使用（比如在移动电话、收音机和电视接收机中采用）。设计 C 类放大器是一个相当专业的话题，不属于本书的内容。

虽然定义各种功放电路用的是 BJT 的例子，但是所有的结论同样适用于用 MOS 晶体管实现的电路。更进一步说，以上的分类可以扩展到放大级，不必局限在输出级。所以共发射极、共基极、共集电极放大器（以及与其对应的 FET 组态）都可以归属到 A 类放大器中。

14.2 A 类输出级

由于射极跟随器的输出电阻最低，所以它是 A 类输出级最常用的电路结构。我们已经在第 5 章和第 6 章介绍了射极跟随器电路，接下来将要分析它的大信号工作特性。

14.2.1 传输特性

图 14.2 所示的是射极跟随器 Q_1 的电路，它的偏置电流 I 由晶体管 Q_2 提供。因为发射极电流

$i_{E1} = I + i_L$，所以偏置电流 I 必须大于负载电流的反向最大值，否则 Q_1 将截止，A 类工作模式就无法维持。



图 14.2　由晶体管 Q_2 提供恒流偏置电流 I 的射极跟随器（Q_1）

图 14.2 所示的射极跟随器的传输特性由下式描述：

$$v_O = v_I - v_{BE1} \tag{14.1}$$

其中，v_{BE1} 和射极电流 i_{E1} 有关，当然也和输出电流 i_L 有关。如果我们忽略 v_{BE1} 电压的微小变化（电流变化 10 倍，电压变化 60 mV），便得到图 14.3 所示的线性传输特性曲线。要说明的是，线性区域的正限幅值由 Q_1 的饱和状态确定，即

$$v_{O\max} = V_{CC} - V_{CE1sat} \tag{14.2}$$



图 14.3　图 14.2 所示的射极跟随器电路的传输特性。忽略 i_L 对电压 v_{BE1} 的影响可得到特性曲线的线性部分。最大正向输出电压由晶体管 Q_1 的饱和确定。在反向区域，线性范围不是受到晶体管 Q_1 截止就是 Q_2 饱和的影响，此外还取决于电流 I 和电阻 R_L 的值

线性区域的负限幅值和 I 及 R_L 的值有关，由 Q_1 的截止确定：

$$v_{O\min} = -IR_L \tag{14.3}$$

或者由 Q_2 的饱和确定：

$$v_{O\min} = -V_{CC} + V_{CE2\text{sat}} \tag{14.4}$$

式（14.4）给出的输出电压值更小，得到该值的条件是偏置电流 I 大于输出负载电流的幅度：

$$I \geqslant \frac{\left|-V_{CC} + V_{CE2\text{sat}}\right|}{R_L} \tag{14.5}$$

练习 D14.1 考虑图 14.2 所示的射极跟随器电路，$V_{CC} = 15\text{ V}$，$V_{CE\text{sat}} = 0.2\text{ V}$，$V_{BE} = 0.7\text{ V}$ 为常数压降，β 很大。求电阻 R 的值，使得电路建立的偏置电流足够大，允许输出电流在负载电阻 $R_L = 1\text{ k}\Omega$ 时有最大摆幅。确定输出信号的摆幅以及发射极电流的最大值和最小值。

答案：0.97 kΩ；−14.8 V ~ +14.8 V；0 ~ 29.6 mA

练习 14.2 考虑练习 14.1 的射极跟随器，若 $I = 14.8\text{ mA}$，考虑输出电压限幅在−10 V 到+10 V 范围内的情况。设 Q_1 在 $i_C = 1\text{ mA}$ 时，$v_{BE} = 0.6\text{ V}$，假设 $\alpha \simeq 1$。求输出电压等于−10 V，0 V，+10 V 时的输入电压 v_I。对每一个电压用小信号分析法求电压增益 v_o/v_i。注意，小信号电压增益就是传输特性 v_o~v_I 曲线的斜率。

答案：−9.36 V，0.67 V，10.68 V；0.995 V/V，0.998 V/V，0.999 V/V

14.2.2 信号波形

考虑图 14.2 所示的射极跟随器在输入正弦信号作用下的工作特性。忽略 $V_{CE\text{sat}}$，如果选择合适的偏置电流 I，输出电压可以在 $-V_{CC}$ 到 $+V_{CC}$ 之间摆动，如图 14.4（a）所示。图 14.4（b）给出的是相关的 $v_{CE1} = V_{CC} - v_O$ 的波形。现在假设设定的偏置电流 I 允许最大反向负载电流等于 V_{CC}/R_L，则 Q_1 的集电极电流波形如图 14.4（c）所示。最后，图 14.4（d）所示为 Q_1 的瞬时功耗波形：

$$p_{D1} \equiv v_{CE1} i_{C1} \tag{14.6}$$

14.2.3 功耗

图 14.4（d）表明 Q_1 的最大瞬时功耗等于 $V_{CC}I$，等于 Q_1 的静态功耗，即在 $v_O = 0$ 时，射极跟随器具有最大功耗。由于这种情况（没有输入信号）很容易持续较长的一段时间，所以晶体管必须能够承受连续的功耗 $V_{CC}I$。

Q_1 的功耗和负载电阻的阻值 R_L 有关，考虑开路的极端情况，即 $R_L = \infty$。这时 $i_{C1} = I$ 是常数，所以晶体管 Q_1 的功耗只和瞬时电压值 v_O 有关，最大功耗出现在 $v_O = -V_{CC}$ 的时候。因为 v_{CE1} 有最大值 $2V_{CC}$，所以 $p_{D1} = 2V_{CC}I$。这种情况通常不会持续很长的时间，所以设计时不必受此约束。观察发现，负载开路的时候，Q_1 的平均功耗等于 $V_{CC}I$。其实更危险的是另一种极端情况——负载短路，即 $R_L = 0$。万一输出短路，正的输入电压理论上会产生无限大的负载电流。实际上，确实会有相当大的电流流过晶体管 Q_1，如果短路状态维持一段时间，则晶体管 Q_1 的功耗将导致结温的增加，一旦结温超过允许的最大值，Q_1 就会被烧毁。为避免出现这样的情况，输出级通常会增加短路保护功能，我们将在后面讲解。

Q_2 的功耗也是设计射极跟随器输出级时要考虑的一个因数。因为 Q_2 导通的是一个常数电流 I，晶体管 v_{CE2} 电压的最大值是 $2V_{CC}$，所以 Q_2 的最大瞬时功耗是 $2V_{CC}I$。最大值出现在 $v_O = V_{CC}$ 时，

这种情况一般不会持续较长的时间。衡量电路性能好坏的一个重要指标应该是 Q_2 的平均功耗——$V_{CC}I$。



图 14.4　图 14.2 所示的 A 类输出级电路在 $I=V_{CC}/R_L$ 或者等效于 $R_L=V_{CC}/I$ 条件下的最大输出信号波形

练习 14.3　考虑图 14.2 所示的射极跟随器电路，设 $V_{CC}=10$ V，$I=100$ mA，$R_L=100\ \Omega$。求晶体管 Q_1 和 Q_2 的静态功耗（$v_O=0$）。当输出正弦波电压取得可能的最大幅度（忽略 V_{CEsat}）时，求 Q_1 和 Q_2 的平均功耗，再求负载上的功率。

答案：1 W，1 W；0.5 W，1 W；0.5 W

14.2.4　功率转换效率

输出级功率转换效率的定义如下：

$$\eta \equiv \frac{\text{负载功率}\ (P_L)}{\text{电源功率}\ (P_S)} \tag{14.7}$$

对图 14.2 所示的射极跟随器电路，假设输出正弦波电压的峰值电压是 $\hat{V}_o$，则负载上的平均功率是

$$P_L = \frac{(\hat{V}_o/\sqrt{2})^2}{R_L} = \frac{1}{2}\frac{\hat{V}_o^2}{R_L} \tag{14.8}$$

由于流过 Q_2 的电流是常数（I），则从负电源获得的功率[①]等于 $V_{CC}I$，流过 Q_1 的平均电流是 I，那么从正电源获得的平均功率也是 $V_{CC}I$，所以电源提供的总平均功率为

$$P_S = 2V_{CC}I \tag{14.9}$$

结合式（14.8）和式（14.9），得到

① 不包括偏置电阻 R 和接成二极管的晶体管 Q_3 上的功率损耗。

$$\eta = \frac{1}{4}\frac{\hat{V}_o^2}{IR_L V_{CC}} = \frac{1}{4}\left(\frac{\hat{V}_o}{IR_L}\right)\left(\frac{\hat{V}_o}{V_{CC}}\right) \tag{14.10}$$

因为 $\hat{V}_o \leqslant V_{CC}$ 且 $\hat{V}_o \leqslant IR_L$，所以当下式成立时可获得最大效率：

$$\hat{V}_o = V_{CC} = IR_L \tag{14.11}$$

可获得的最大效率是 25%。因为效率非常低，所以 A 类输出级电路几乎不在“高功率”（大于 1 W）功放电路中采用。实际上，为了防止晶体管饱和以及非线性失真，输出电压的幅度必须限制为很低，结果效率只能达到 10% ~ 20%。

练习 14.4 电路如图 14.2 所示，设 $V_{CC}=10$ V，$I=100$ mA，$R_L=100\ \Omega$。如果输出是峰值为 8 V 的正弦波，求：（a）负载上得到的功率；（b）电源提供的平均功率；（c）功率转换效率。忽略 Q_3 和 R 的功率损耗。

答案：0.32 W；2 W；16%

14.3 B 类输出级

图 14.5 所示的是一个 B 类输出级电路。它由一对互补晶体管（一个 *npn* 晶体管和一个 *pnp* 晶体管）组成，电路的连接方式使得这两个晶体管不会同时导通。

14.3.1 电路工作原理

当输入电压 $v_I=0$ 时，两个晶体管均截止，输出电压 v_O 等于 0。当输入电压 v_I 超过 0.5 V 时，Q_N 导通并作为射极跟随器工作，这时输出电压 v_O 随着输入电压 v_I 的变化而变化（$v_O = v_I - v_{BEN}$），负载电流由 Q_N 提供。同时，Q_P 的发射结受 Q_N 近似于 0.7 V 的 V_{BE} 电压的反偏作用而截止。

如果输入是负的并小于–0.5 V 时，Q_P 导通并成为射极跟随器，则输出电压 v_O 随着 v_I 的变化而变化（$v_O = v_I + v_{EBP}$），但是负载电流由 Q_P 提供的，Q_N 截止。



图 14.5 B 类输出级电路

我们得到的结论是图 14.5 所示电路的偏置电流等于 0，只有当输入电压作用时，电路才导通，电路的工作方式是推挽的：当输入电压 v_I 大于 0 时，晶体管 Q_N 把源提供的电流送到（源，source）负载上；当输入电压 v_I 小于 0 时，晶体管 Q_P 吸收掉（渊，sink）负载上的电流。

14.3.2 传输特性

图 14.6 所示的是 B 类输出级的传输特性曲线。注意，该曲线存在 v_I 以 0 为中心的一段区间，这时两个晶体管都是截止的，所以 $v_O=0$。当输入信号是正弦波时，这一段死区将产生交越失真，如图 14.7 所示。当输入信号很小时，交越失真的效果很明显。在音频功率放大器中，交越失真会产生令人不舒服的声音。



图 14.6　图 14.5 所示的 B 类输出级电路的传输特性



图 14.7　B 类传输特性的死区产生交越失真的图解说明

14.3.3　功率转换效率

为了计算 B 类输出级的功率转换效率η，我们忽略交越失真，认为输出正弦信号的幅度为$\hat{V}_o$，则负载获得的平均功率为

$$P_L = \frac{1}{2}\frac{\hat{V}_o^2}{R_L} \tag{14.12}$$

该电路从每个电源获得的电流都是幅度为$\hat{V}_o / R_L$的半个正弦波，因此每个电源提供的平均电流为$\hat{V}_o / \pi R_L$，从而每个电源提供的平均功率均相等：

$$P_{S+} = P_{S-} = \frac{1}{\pi}\frac{\hat{V}_o}{R_L}V_{CC} \tag{14.13}$$

电源提供的总功率为

$$P_S = \frac{2}{\pi}\frac{\hat{V}_o}{R_L}V_{CC} \tag{14.14}$$

根据效率的定义：

$$\eta = \left(\frac{1}{2}\frac{\hat{V}_o^2}{R_L}\right) \Big/ \left(\frac{2}{\pi}\frac{\hat{V}_o}{R_L}V_{CC}\right) = \frac{\pi}{4}\frac{\hat{V}_o}{V_{CC}} \tag{14.15}$$

上式表明，当$\hat{V}_o$取得最大值的时候，效率最大。但是输出电压的最大值受Q_N和Q_P饱和的限制，即$V_{CC} - V_{CEsat} \simeq V_{CC}$，输出峰值电压等于这个值时，功率转换效率为

$$\eta_{\max} = \frac{\pi}{4} = 78.5\% \tag{14.16}$$

该值要比 A 类输出级的效率（25%）高很多。最后我们注意到，B 类输出级能够获得的最大平均功率是将$\hat{V}_o = V_{CC}$代入式（14.12）之后计算得到的：

$$P_{L\max} = \frac{1}{2}\frac{V_{CC}^2}{R_L} \tag{14.17}$$

14.3.4 功耗

与 A 类输出级的最大功耗出现在静态（$v_O = 0$）时不同，B 类输出级在静态时功耗为 0。当有信号输入的时候，B 类输出级的平均功耗可以通过下式求得：

$$P_D = P_S - P_L \tag{14.18}$$

将P_S用式（14.14）代入、P_L用式（14.12）代入，得到

$$P_D = \frac{2}{\pi}\frac{\hat{V}_o}{R_L}V_{CC} - \frac{1}{2}\frac{\hat{V}_o^2}{R_L} \tag{14.19}$$

由于晶体管是对称的，所以P_D的一半功率是晶体管Q_N消耗的，另一半是晶体管Q_P消耗的。因此晶体管必须能够安全地消耗$\frac{1}{2}P_D$的功率。由于P_D和$\hat{V}_o$有关，所以我们必须知道最严重的功耗情况，即$P_{D\max}$。将式（14.19）两边对$\hat{V}_o$求导并令导数等于 0 可得到平均功耗最大时的$\hat{V}_o$值：

$$\hat{V}_o\Big|_{P_{D\max}} = \frac{2}{\pi}V_{CC} \tag{14.20}$$

将此式代入式（14.19），得到

$$P_{D\max} = \frac{2V_{CC}^2}{\pi^2 R_L} \tag{14.21}$$

即

$$P_{DN\max} = P_{DP\max} = \frac{V_{CC}^2}{\pi^2 R_L} \tag{14.22}$$

如果要计算功耗最大时的效率，只需把式（14.20）得到的$\hat{V}_o$代入式（14.15），计算得到$\eta = 50\%$。

图 14.8 画出了功耗P_D［见式（14.19）］和峰值电压$\hat{V}_o$的关系曲线，通常集成功率放大器的参数表中都提供这条曲线（只是一般情况下，给出的曲线是P_D与P_L的关系，而不是与$\hat{V}_o$的关系，因为$P_L = \frac{1}{2}(\hat{V}_o^2 / R_L)$）。从图 14.8 可看到一个有趣的事情：如果增加$\hat{V}_o$并使之超过$2V_{CC}/\pi$，B 类

输出级的功耗开始下降，但是负载上获得的功率在增加。所付出的代价是非线性失真的增加，因为晶体管 Q_N 和 Q_P 接近饱和区工作。晶体管饱和，输出正弦峰值将趋于平坦。遗憾的是，即使引入负反馈（参见 8.2 节），也无法有效地降低这种类型的非线性失真，因此在 THD 要求比较低的应用场合，应该避免使晶体管饱和。



图 14.8　B 类输出级晶体管的功耗和输出正弦电压幅度之间的关系曲线

例题 14.1　要求设计一个 B 类输出级电路，使之能够给 8 Ω的负载电阻提供 20 W 的平均功率。要求直流电源电压比输出电压的峰值高 5 V，这样可以避免晶体管饱和，因而降低非线性失真，设计的电路允许包含短路保护（后者会在 14.7 节介绍）。求电源电压的值、每个电源提供的电流的峰值、电源提供的总功率和功率转换效率以及每个晶体管能够安全消耗的最大功率。

解：因为

$$P_L = \frac{1}{2}\frac{\hat{V}_o^2}{R_L}$$

即

$$\hat{V}_o = \sqrt{2P_L R_L}$$
$$= \sqrt{2\times 20\times 8} = 17.9\ \text{V}$$

所以我们选择电源电压为 $V_{CC} = 23$ V。

每个电源提供的输出电流的峰值是

$$\hat{I}_o = \frac{\hat{V}_o}{R_L} = \frac{17.9}{8} = 2.24\ \text{A}$$

每个电源提供的平均功率是

$$P_{S+} = P_{S-} = \frac{1}{\pi}\times 2.24\times 23 = 16.4\ \text{W}$$

所以，电源提供的总功率为 32.8 W，则功率转换效率为

$$\eta = \frac{P_L}{P_S} = \frac{20}{32.8}\times 100 = 61\%$$

由式（14.22）可得到每个晶体管的最大功耗：

$$P_{DN\max} = P_{DP\max} = \frac{V_{CC}^2}{\pi^2 R_L}$$

$$= \frac{(23)^2}{\pi^2 \times 8} 6.7 \text{ W}$$

■

14.3.5 减小交越失真

B 类输出级的交越失真可以采用接入高增益运算放大器和输出级一起构成负反馈回路的方法来降低，如图 14.9 所示。±0.7 V 的死区电压被降低至± 0.7/A_0，其中 A_0 是运算放大器的直流增益。但是，运算放大器的摆率对输出晶体管导通与截止的交替运作会产生影响，尤其是频率很高的时候。更实际的减少甚至消除交越失真的方法是采用 AB 类结构，下一节将给予介绍。



图 14.9 B 类输出级电路与运算放大器级联并构成负反馈环来减小交越失真

14.3.6 单电源工作

B 类输出级可以工作在单电源供电的情况下，这时的负载通过电容耦合与放大器相连，电路如图 14.10 所示。注意，为了使 14.3.4 节推导的等式能够直接应用于此，电源电压标注为 $2V_{CC}$。



图 14.10 单电源供电的 B 类输出级电路

练习 14.5 B 类输出级电路如图 14.5 所示，设 $V_{CC} = 6$ V，$R_L = 4\ \Omega$，如果输出正弦信号的峰值是 4.5 V，求：（a）输出功率；（b）每个电源提供的平均功率；（c）该电压下的功率转换效率；（d）由 v_I 提供的峰值电流，假设 $\beta_N = \beta_P = 50$；（e）每个晶体管能够安全消耗的最大功率。

答案：（a）2.53 W；（b）2.15 W；（c）59%；（d）22.1 mA；（e）0.91 W

14.4　AB 类输出级

消除交越失真的方法是给互补输出晶体管提供一个不等于零但却很小的偏置电流，这时的电路就成为 AB 类输出级电路，如图 14.11 所示。晶体管 Q_N 和 Q_P 的基极接有偏置电压 V_{BB}，当 $v_I=0$ 时，$v_O=0$，且晶体管 Q_N 和 Q_P 的发射结偏置电压均为 $V_{BB}/2$，假设晶体管是对称的，则

$$i_N = i_P = I_Q = I_S e^{V_{BB}/2V_T} \tag{14.23}$$

电压 V_{BB} 的值应该满足静态电流 I_Q 的要求。



图 14.11　AB 类输出级。晶体管 Q_N 和 Q_P 的基极之间接有偏置电压 V_{BB}，提供式（14.23）确定的偏置电流 I_Q。这样，在 v_I 很小时两个晶体管仍然导通，交越失真几乎可以完全消除掉

14.4.1　电路工作原理

当 v_I 处于正半周且为某恒定值时，晶体管 Q_N 的基极电压将增加同样的数值，因此输出电压为正且数值几乎相等：

$$v_O = v_I + \frac{V_{BB}}{2} - v_{BEN} \tag{14.24}$$

由于正的电压值 v_O 会导致负载 R_L 上形成电流 i_L，因此 i_N 必然增加，即

$$i_N = i_P + i_L \tag{14.25}$$

电流 i_N 的增加伴随着电压 v_{BEN} 的增加（超过静态值 $V_{BB}/2$）。然而两个基极之间的电压必须维持在 V_{BB} 上，所以 v_{BEN} 的增加将导致 v_{EBP} 减少同样的值，当然 i_P 也会减少。电流 i_N 和 i_P 的关系可以由下列关系导出：

$$v_{BEN} + v_{EBP} = V_{BB}$$

$$V_T \ln\frac{i_N}{I_S} + V_T \ln\frac{i_P}{I_S} = 2V_T \ln\frac{I_Q}{I_S}$$

$$i_N i_P = I_Q^2 \tag{14.26}$$

上式表明，电流 i_N 的增加和 i_P 的减少必须具有相同的倍数以保持它们的乘积为常数。结合式（14.25）和式（14.26），可在给定负载电流 i_L 时通过求解下面的二次方程 i_N：

$$i_N^2 - i_L i_N - I_Q^2 = 0 \tag{14.27}$$

从上式可以看到，当输出电压是正的时候，负载电流由工作在跟随器状态的晶体管 Q_N 提供，同时晶体管 Q_P 导通的电流随着电压 v_O 的增加而减少，当 v_O 很大时，Q_P 中流过的电流可以忽略不计。

当输入电压处于负半周时，情况正好相反：负载电流由工作在跟随器状态的晶体管 Q_P 提供，此时，电压 v_I 越负，晶体管 Q_N 导通的电流变得越小。式（14.26）同样适用于输入为负值的情况。

我们得到的结论是：AB 类与 B 类输出级的工作原理很大程度上是相同的，但是也有例外：当输入电压 v_I 很小时，两个晶体管全部导通；当 v_I 增加或者减少时，两个晶体管中的一个将接替全部工作。由于电流传输是平滑的，所以交越失真几乎可以完全被消除。图 14.12 给出的是 AB 类输出级的传输特性曲线。



图 14.12　图 14.11 所示的 AB 类输出级的传输特性

AB 类输出级关于功率的关系式和 14.3 节推导的 B 类关系式几乎相同，惟一的不同在于静态时 AB 类电路的每个晶体管都有功耗 $V_{CC}I_Q$，由于 I_Q 比输出电流的峰值小很多，所以静态功耗通常也很小。如果要考虑静态功耗，那么也很简单。具体而言，当有输入信号时，只要简单地把每个晶体管的静态功耗加到最大功耗上且得到的总功耗能够保证晶体管安全工作即可。

14.4.2　输出电阻

如果假设输入电压源是理想的，那么可以利用图 14.13 求解 AB 类输出级的输出电阻：

$$R_{out} = r_{eN} \parallel r_{eP} \tag{14.28}$$



图 14.13　确定图 14.11 所示的 AB 类输出级的小信号输出电阻

其中，r_{eN}和r_{eP}分别是晶体管Q_N和Q_P的小信号射极电阻。当输入给定时，电流i_N和i_P是可以确定的，则射极电阻分别由下式给出：

$$r_{eN} = \frac{V_T}{i_N} \tag{14.29}$$

$$r_{eP} = \frac{V_T}{i_P} \tag{14.30}$$

即

$$R_{\text{out}} = \frac{V_T}{i_N} \Big\| \frac{V_T}{i_P} = \frac{V_T}{i_P + i_N} \tag{14.31}$$

由于i_N增加时i_P是减少的，反过来也一样，所以输出电阻在$v_I = 0$附近近似维持常数，这实际上也是交越失真能够被消除的原因。在输出负载电流很大时，起主要作用的电流不是i_N就是i_P，因而R_{out}随着负载电流的增加而减少。

练习 14.6　考虑 AB 类输出级电路，设$V_{CC} = 15\ \text{V}$，$I_Q = 2\ \text{mA}$，$R_L = 100\ \Omega$，确定电压V_{BB}的值。以表格的形式给出当输出电压$v_O = 0\ \text{V}$，0.1 V，0.2 V，0.5 V，1 V，5 V，10 V，–0.1 V，–0.2 V，–0.5 V，–1 V，–5 V，–10 V 时，相应的i_L，i_N，i_P，v_{BEN}，v_{EBP}，v_I，v_O/v_I，R_{out}，v_o/v_i的值。注意，v_O/v_I是大信号增益，而v_o/v_i是增量小信号增益，可以利用$R_I/(R_L + R_{\text{out}})$求得。小信号增益等于传输特性曲线在静态工作点处的斜率。假设晶体管Q_N和Q_P是匹配的，$I_S = 10^{-13}\text{A}$。

答案：$V_{BB} = 1.186\ \text{V}$

v_O(V)	i_L(mA)	i_N(mA)	i_P(mA)	v_{BEN}(V)	v_{EBP}(V)	v_I(V)	v_O/v_I	$R_{\text{out}}(\Omega)$	v_o/v_i
+10.0	100	100.04	0.04	0.691	0.495	10.1	0.99	0.25	1.00
+5.0	50	50.08	0.08	0.673	0.513	5.08	0.98	0.50	1.00
+1.0	10	10.39	0.39	0.634	0.552	1.041	0.96	2.32	0.98
+0.5	5	5.70	0.70	0.619	0.567	0.526	0.95	4.03	0.96
+0.2	2	3.24	1.24	0.605	0.581	0.212	0.94	5.58	0.95
+0.1	1	2.56	1.56	0.599	0.587	0.106	0.94	6.07	0.94
0	0	2	2	0.593	0.593	0	—	6.25	0.94
–0.1	–1	1.56	2.56	0.587	0.599	–0.106	0.94	6.07	0.94
–0.2	–2	1.24	3.24	0.581	0.605	–0.212	0.94	5.58	0.95
–0.5	–5	0.70	5.70	0.567	0.619	–0.526	0.95	4.03	0.96
–1.0	–10	0.39	10.39	0.552	0.634	–1.041	0.96	2.32	0.98
–5.0	–50	0.08	50.08	0.513	0.673	–5.08	0.98	0.50	1.00
–10.0	–100	0.04	100.04	0.495	0.691	–10.1	0.99	0.25	1.00

14.5　AB 类电路的偏置

本节将讨论两种用于 AB 类输出级电路的产生偏置电压V_{BB}的方法。

14.5.1　二极管偏置

图 14.14 所示的电路是利用一对二极管D_1和D_2或者是连接成二极管的晶体管实现V_{BB}偏置的 AB 类电路，两个二极管中流过相同的电流I_{BIAS}。电路提供的输出功率比较大，要求输出晶体管的几何尺寸相对来说也比较大。但是偏置二极管的尺寸不需要很大，这时晶体管Q_N和Q_P中建

立的静态电流 $I_Q = nI_{BIAS}$，其中 n 是输出晶体管结面积与偏置二极管结面积的比值。换言之，输出晶体管的饱和电流（比例电流 I_S）是偏置二极管的 n 倍。结面积的比在集成电路中很容易实现，但是在分立元件电路中实现起来很困难。



图 14.14 利用二极管实现偏置的 AB 类输出级电路。如果输出晶体管 Q_N 和 Q_p 的结面积是偏置二极管 D_1 和 D_2 的 n 倍，那么输出级流过的静态电流 $I_Q = nI_{BIAS}$

当图 14.14 所示的输出级作为电流源为负载提供电流的时候，晶体管 Q_N 的基极电流从 I_Q/β_N（通常该值很小）增加到近似等于 i_L/β_N，该基极驱动电流是由电流源 I_{BIAS} 提供的，所以电流源 I_{BIAS} 必须比晶体管 Q_N 的基极驱动电流的最大值还要大，这也就给出了 I_{BIAS} 的下限。现在由于 $I_Q = nI_{BIAS}$，而且 I_Q 通常要比负载电流的峰值低很多（小于 10%），因此我们不可能将 n 取为很大的值，换言之，我们不可能把二极管做得比输出晶体管小很多，这是二极管偏置电路的一个缺点。

从上面的分析可知，当输出晶体管给负载提供电流的时候，偏置二极管中流过的电流会减少，偏置电压 V_{BB} 同样也要减少。因此我们要对 14.4 节的分析做些修改，以便把这个效应考虑进去。

二极管偏置也有一个优点：它可以提高输出级晶体管偏置电流的热稳定性。为理解这一点，回忆一下静态情况下 AB 类输出级的功耗，功耗的增加导致 BJT 内部结温的升高。从第 5 章曾讲到，结温升高时，在保持集电极电流不变的情况下，晶体管的发射结电压 V_{BE} 将减少（近似为−2 mV/℃）。我们也可以这样理解：如果温度升高时要使发射结电压 V_{BE} 保持不变，那么晶体管的集电极电流就要增加，集电极电流的增加会增加功耗，它反过来又使集电极电流增加。这实际上就是一种正反馈机制，这种现象称为热失控。除非被检测到，否则热失控将导致 BJT 的损坏。二极管偏置可以对此效应加以补偿，从而避免晶体管在静态情况下进入热失控状态。具体而言，二极管与输出晶体管紧密热接触，它们的结温将与输出晶体管一样升高相同的温度，这样 V_{BB} 就与 $V_{BEN} + V_{EBP}$ 一样，在电流 I_Q 仍然维持常数的情况下具有相同的下降速度。紧密热接触在集成电路中实现起来很容易，在分立元件电路中是通过将偏置二极管与晶体管 Q_N 和 Q_P 的外壳接触来实现的。

例题 14.2 AB 类输出级电路的电源电压 $V_{CC} = 15$ V，$R_L = 100\ \Omega$，输出正弦信号的最大幅度是 10 V。设晶体管 Q_N 和 Q_P 是一对匹配管，$I_S = 10^{-13}$ A，$\beta = 50$。假设偏置二极管的结面积是输出晶体管的三分之一，求偏置电流源 I_{BIAS} 的值，使得任何时候二极管中至少有 1 mA 的电流流过。确定输出晶体管的静态电流和静态功耗（$v_O = 0$），再求 $v_O = 0$，+10 V，−10 V 时 V_{BB} 的值。

解：流过晶体管 Q_N 的最大电流近似为 $i_{Lmax} = 10\text{ V}/0.1\text{ k}\Omega = 100$ mA，因此晶体管 Q_N 的最大基极电流近似等于 2 mA。为保证流过二极管的电流至少为 1 mA，偏置电流源 I_{BIAS} 的值为 3 mA。3 倍的结面积比说明晶体管 Q_N 和 Q_P 的静态电流为 9 mA，所以静态功耗为：

$$P_{DQ} = 2\times15\times9 = 270\text{ mW}$$

当 $v_O = 0$ 时，晶体管 Q_N 的基极电流为 $9/51 \simeq 0.18$ mA，留下 $3 - 0.18 = 2.82$ mA 的电流流过二极管。由于二极管的饱和电流 $I_S = \frac{1}{3}\times10^{-13}$A，所以电压 V_{BB} 为

$$V_{BB} = 2V_T \ln\frac{2.82\text{ mA}}{I_S} = 1.26\text{ V}$$

当 $v_O = +10$ V 时，流过二极管的电流将下降到 1 mA，结果 $V_{BB} \simeq 1.21$ V，在 $v_O = -10$ V 时，晶体管 Q_N 只传导很小的电流，它的基极电流更小，可以忽略，所有的 I_{BIAS} 电流（3 mA）流过二极管，结果 $V_{BB} \simeq 1.26$ V。 ■

练习 14.7　考虑例题 14.2 的电路，当 $v_O = +10$ V 且 $v_O = -10$ V 时，求 i_N 和 i_P 的值。

答案：100.1 mA，0.1 mA；0.8 mA，100.8 mA

练习 14.8　如果晶体管的集电极电流保持不变，则电压 v_{BE} 随温度的变化关系是温度每升高 1℃ 电压下降 2 mV。如果电压 v_{BE} 保持不变，则集电极电流随温度的变化关系是温度每升高 1℃ 电流增加 $g_m \times 2$ mV。当晶体管工作在 $I_C = 10$ mA 时，求温度升高 5℃ 时的集电极电流的变化。

答案：4 mA

14.5.2　V_{BE} 电压倍增器偏置

另外一种实现电压偏置的方法可以给设计者在集成电路和分立元件电路的设计中提供更多的灵活性，如图 14.15 所示。偏置电路由晶体管 Q_1 以及接在基射极之间的电阻 R_1 和接在集基极之间的反馈电阻 R_2 组成。得到的二端网络由电流源 I_{BIAS} 提供电流。如果我们忽略晶体管 Q_1 的基极电流，那么流过电阻 R_1 和 R_2 的电流 I_R 相等：

$$I_R = \frac{V_{BE1}}{R_1} \tag{14.32}$$



图 14.15　采用 V_{BE} 电压倍增器偏置的 AB 类输出级电路

跨接在偏置网络两端的电压 V_{BB} 将成为：

$$\begin{aligned} V_{BB} &= I_R(R_1 + R_2) \\ &= V_{BE1}\left(1 + \frac{R_2}{R_1}\right) \end{aligned} \tag{14.33}$$

即电路把 V_{BE1} 的电压乘上了因子（$1 + R_2/R_1$），所以称为 V_{BE} 电压倍增器。很明显，该乘积因子受设计者控制，而且可以用来设置满足设计所需静态电流 I_Q 的电压 V_{BB} 的值。在 IC 设计过程中，

两个电阻的比值可以做得相当精确；在分立元件电路设计过程中，一般会利用变阻器（如图 14.16 所示），并通过手动调整使之满足所需要的 I_Q 值的要求。



图 14.16 V_{BE} 电压倍增器中使用电位器的分立元件 AB 类输出级电路。电位器用于调整流过 Q_N 和 Q_P 的静态电流，使之达到设计值

式（14.33）中的 V_{BE1} 由 I_{BIAS} 中流过 Q_1 集电极的那部分电流确定，即

$$I_{C1} = I_{BIAS} - I_R \tag{14.34}$$

$$V_{BE1} = V_T \ln \frac{I_{C1}}{I_{S1}} \tag{14.35}$$

其中，我们忽略了晶体管 Q_N 的基极电流，该值在静态和输出为负值的时候通常很小，但是当 v_O 为正值（尤其是正峰值）时，晶体管 Q_N 具有较大的基极电流，并将导致提供给 V_{BE} 电压倍增器的电流减少，只是集电极电流的较大变化引起的电压 V_{BE1} 的变化很小，减少的电流绝大部分被晶体管 Q_1 吸收了，留下的 I_R 和 V_{BB} 几乎仍然是常数。

练习 14.9 V_{BE} 电压倍增器的 $R_1 = R_2 = 1.2\ \text{k}\Omega$，采用的晶体管在 $I_C = 1\ \text{mA}$ 时，$V_{BE} = 0.6\ \text{V}$，β 很大。（a）求提供给电压倍增器的电流 I 的值，使端口电压 V_{BB}。最终等于 1.2 V；（b）当端口电压（从 1.2 V 值）发生下列变化的时候，求电流 I 的值：+50 mV，+100 mV，+200 mV，−50 mV，−100 mV，−200 mV。

答案：（a）1.5 mA；（b）3.24 mA，7.93 mA，55.18 mA，0.85 mA，0.59 mA，0.43 mA

与二极管偏置一样，V_{BE} 电压倍增器同样具有电流 I_Q 的热稳定性，特别是当 $R_1 = R_2$ 且晶体管 Q_1 和输出晶体管发生紧密热接触的时候。

例题 14.3 设计例题 14.2 的输出级电路，要求采用 V_{BE} 电压倍增器实现偏置。晶体管 Q_1 的尺寸较小，$I_S = 10^{-14}\ \text{A}$，静态电流 $I_Q = 2\ \text{mA}$。

解：由于正峰值电流是 100 mA，所以晶体管 Q_N 的最大基极电流为 2 mA，我们选择 $I_{BIAS} = 3\ \text{mA}$，提供给电压倍增器的最小电流是 1 mA。

在静态情况（$v_O=0$，$i_L=0$）下，晶体管 Q_N 的基极电流可以忽略不计，所有的 I_{BIAS} 电流流入电压倍增器，我们现在要确定的是这个电流（3 mA）在 I_{C1} 和 I_R 之间是如何分配的。如果我们选择 I_R 大于 1 mA，那么晶体管在 v_O 的正峰值处几乎截止，所以我们选择 $I_R=0.5$ mA，留给 I_{C1} 的电流是 2.5 mA。

输出晶体管为了得到 2 mA 的静态电流，电压 V_{BB} 应该为

$$V_{BB}=2V_T\ln\frac{2\times10^{-3}}{10^{-13}}=1.19\text{ V}$$

R_1+R_2 由下式确定：

$$R_1+R_2=\frac{V_{BB}}{I_R}=\frac{1.19}{0.5}=2.38\text{ k}\Omega$$

当集电极电流等于 2.5 mA 时，晶体管 Q_1 的电压为

$$V_{BE1}=V_T\ln\frac{2.5\times10^{-3}}{10^{-14}}=0.66\text{ V}$$

所以电阻 R_1 可这样确定：

$$R_1=\frac{0.66}{0.5}=1.32\text{ k}\Omega$$

电阻 R_2 为

$$R_2=2.38-1.32=1.06\text{ k}\Omega$$

■

14.6　BJT 功率管

输出电流要达到安培级、输出功率要达到几瓦甚至几十瓦的晶体管无论是物理结构、封装还是特性参数都与前面几章讲过的小信号晶体管有很多不同。这一节将讨论功率管的重要特性，尤其是与先前讨论过的几类电路设计有关的参数。当然，功率管还有其他许多重要应用，比如功率反相器和电机控制电路中的开关元件等，只是这些应用不属于本书的内容。

14.6.1　结温

功率管在集电结要耗散大量的功率，这些功率会转变为热量并导致结温升高。但是结温 T_J 不能超过最高结温 T_{Jmax}，否则的话，晶体管将遭受永久的损坏。对硅晶体管，最高结温 T_{Jmax} 的范围在 150℃到 200℃之间。

14.6.2　热阻

现在考虑第一种情况，晶体管工作在自然空间——即没有特别的散热装置。晶体管结耗散的热量从结传导到外壳，再从外壳传给周围的环境。稳态时晶体管耗散的功率为 P_D，引起的结温与周围环境温度的差可表示为

$$T_J-T_A=\theta_{JA}P_D \tag{14.36}$$

其中，θ_{JA} 是结与环境之间的热阻，单位是℃/W。注意，θ_{JA} 只是简单地表明每耗散 1 W 的功率引起的结温相对于环境温度的升高。因为我们希望在功耗相当大时引起的结温的升高也不会超过 T_{Jmax}，所以对热阻 θ_{JA} 而言，它的数值必须尽量小。在自然空间工作的时候，θ_{JA} 主要与晶体管封装时的外壳有关，在晶体管的参数表中通常有这个参数。

描述热传导过程的式（14.36）可以模拟成描述电子传导过程的欧姆定律的形式。在模拟过程中，功耗和电流相对应，温差和压差相对应，热阻和电阻相对应，这样我们就可以把热传导的过程用图 14.17 所示的电路图来表示。



图 14.17 热传导过程的电路
等效：$T_J - T_A = P_D\theta_{JA}$

14.6.3 功耗与温度

晶体管制造商通常会指定最大结温 $T_{J\max}$、特定环境温度 T_{A0}（通常是 25℃）下的最大功耗以及热阻 θ_{JA}。除此以外，通常还会提供如图 14.18 所示的曲线图。该曲线告诉我们，晶体管工作在环境温度 T_{A0} 以下，它的安全功耗是 P_{D0}，但是当晶体管工作在高于环境温度的时候，其最大允许耗散功率必须按照图 14.18 所示的直线下降。这条下降的直线其实代表了式（14.36）。具体而言，环境温度是 T_{A0}，允许的最大功耗是 P_{D0}，结温升至 $T_{J\max}$，把这些数值代入式（14.36），得到

$$\theta_{JA} = \frac{T_{J\max} - T_{A0}}{P_{D0}} \tag{14.37}$$



图 14.18 BJT 工作在自然空间时的最大允许功耗和周围环境温度之间的关系。这也被称为功率下降曲线

它是功率下降直线的斜率的倒数。在环境温度 T_A（T_A 高于 T_{A0}）下，由式（14.36）得到最大允许耗散功率为 $P_{D\max}$，只需令 $T_J = T_{J\max}$，则

$$P_{D\max} = \frac{T_{J\max} - T_A}{\theta_{JA}} \tag{14.38}$$

观察发现，当 T_A 接近于 $T_{J\max}$ 时，允许耗散功率要下降，温差越低，能够散发的总热量就越少。极端情况（$T_A = T_{J\max}$）时，没有能量能够被消耗，因为没有热量能够从结上移走。

例题 14.4 一个 BJT 标定的最大功耗 P_{D0} 在环境温度 T_{A0} 为 25℃时是 2 W，最大结温 $T_{J\max}$ 是 150℃。求解下列问题：

（a）热阻 θ_{JA}。

（b）50℃时晶体管能够安全耗散的最大功率。

（c）晶体管工作在 $T_A = 25$℃且耗散功率是 1 W 时，结温是多少？

解：

（a）$\theta_{JA} = \dfrac{T_{J\max} - T_{A0}}{P_{D0}} = \dfrac{150 - 25}{2} = 62.5$℃/W

（b）$P_{D\max}=\dfrac{T_{J\max}-T_A}{\theta_{JA}}=\dfrac{150-50}{62.5}=1.6\ \text{W}$

（c）$T_J=T_A+\theta_{JA}P_D=25+62.5\times1=87.5℃$ ■

14.6.4　晶体管外壳与散热器

结与环境之间的热阻θ_{JA}可以表示为

$$\theta_{JA}=\theta_{JC}+\theta_{CA} \tag{14.39}$$

其中，θ_{JC}是结与晶体管外壳（封装）之间的热阻，θ_{CA}是外壳与环境之间的热阻。对一个给定的晶体管，θ_{JC}是固定的，只与晶体管的设计和封装有关，制造者可以给晶体管包裹上一块相对比较大的金属外壳并且把集电极（大多数的热量耗散都在此）直接与外壳相连，从而达到减少θ_{JC}的目的。绝大多数高功率管都采用这样的封装方法。图 14.19 所示为这种典型封装的示意图。



图 14.19　功率管通用的 TO3 封装形式。外壳是直径为 2.2 cm 的金属；“底座”的外直径约为 4 cm。“底座”上有两个螺孔，用于与散热器之间的固定。集电极通常与外壳连接。这样，一种具有电绝缘和热传导的衬垫材料就可以填充在外壳和散热器之间了

虽然电路设计者无法控制θ_{JC}（在晶体管选定之后），但是却可以考虑把θ_{CA}降至其自然空间值（制造者设定的参数，是θ_{JA}的一部分）以下。促进热量从外壳到周围环境的传导对降低θ_{CA}非常有效。最常用的方法是把晶体管绑在底盘或者一块比较大的金属表面，这样的金属表面称为散热器。热量很容易从外壳散到散热器上，这样热阻θ_{CS}就会非常小，而且热量从散热器到环境的传输（对流和辐射）都非常有效，因而热阻θ_{SA}也很小。至此，在使用散热器的情况下，由下式给出的从外壳到环境的热阻也很小：

$$\theta_{CA}=\theta_{CS}+\theta_{SA} \tag{14.40}$$

这是因为选择合适的散热器可以使等式右边的两项很小。比如在输出功率要求很高的应用场合，散热器通常都会带上一个风扇以促进热量的对流和传导。

采用散热器热传导过程的电路模拟参见图 14.20。从中我们可以写出：

$$T_J-T_A=P_D(\theta_{JC}+\theta_{CS}+\theta_{SA}) \tag{14.41}$$



图 14.20　有散热器时热传导过程的电路模拟

如同给出热阻θ_{JC}一样，器件制造商通常会给出功耗$P_{D\max}$~温度T_C的变化曲线，如图 14.21 所示。注意，功率下降直线的斜率是$-1/\theta_{JC}$。对给定的晶体管，在外壳温度T_{C0}（通常为 25℃）时它的最大功耗要比环境温度T_{A0}（通常为 25℃）时大许多。如果晶体管在外壳温度T_C（$T_{C0}\leqslant T_C\leqslant T_{J\max}$）时能够工作，那么最大的安全功耗可以由下式求得（令$T_J=T_{J\max}$）：

$$P_{D\max}=\frac{T_{J\max}-T_C}{\theta_{JC}} \tag{14.42}$$



图 14.21 最大允许功耗与晶体管外壳温度之间的关系曲线

例题 14.5 某 BJT 的参数是 $T_{J\max}=150℃$，能够耗散的最大功率是

$$T_C = 25℃时，40\ W$$

$$T_A = 25℃时，2\ W$$

高于 25℃时，最大功耗将直线下降，下降速度是 $\theta_{JC}=3.12℃/W$ 和 $\theta_{JA}=62.5℃/W$，求解以下问题：

（a）在自然空间，环境温度 $T_A=50℃$ 时，晶体管能够安全耗散的最大功率是多少？

（b）环境温度 $T_A=50℃$ 且使用散热器，$\theta_{CS}=0.5℃/W$，$\theta_{SA}=4℃/W$，晶体管能够安全耗散的最大功率和外壳及散热器的温度是多少？

（c）如果散热器是无限散热的，环境温度 $T_A=50℃$ 时晶体管能够安全耗散的最大功率是多少？

解：

（a）

$$P_{D\max}=\frac{T_{J\max}-T_A}{\theta_{JA}}=\frac{150-50}{62.5}=1.6\ W$$

（b）有散热器时，θ_{JA} 成为

$$\theta_{JA}=\theta_{JC}+\theta_{CS}+\theta_{SA}$$
$$=3.12+0.5+4=7.62℃/W$$

即

$$P_{D\max}=\frac{150-50}{7.62}=13.1\ W$$

图 14.22 所示是不同温度时的热传导等效电路。

（c）如果存在无限散热器，则意味着外壳温度 T_C 等于环境温度 T_A，即无限散热器的热阻 $\theta_{CA}=0$。很明显，无限散热器是得不到的，但是这个术语却被器件制造商用来描述如图 14.21 所示的功率下降曲线。图中横坐标是环境温度 T_A，曲线成为“带无限散热器的晶体管功耗和环境温度的曲线”。对此例来说，因为有无限散热器，所以

$$P_{D\max}=\frac{T_{J\max}-T_A}{\theta_{JC}}=\frac{150-50}{3.12}=32\ W$$



图 14.22　例题 14.5 的热传导等效电路　■

采用散热器的好处从例题 14.5 中可以很清楚地看到：带散热器的最大允许功耗可以从 1.6 W 上升到 13.1 W。我们也注意到，虽然晶体管被称为“40 W 晶体管”，但实际上这个功率是达不到的，因为这需要采用无限散热器并且环境温度必须低于 25℃。

练习 14.10　功率管 2N6306 的参数为 $T_{J\max} = 200℃$，$T_C \leqslant 25℃$ 时的 $P_{D\max} = 125$ W。当 $T_C \geqslant 25℃$ 时，$\theta_{JC} = 1.4℃/W$。如果在特定的应用场合，晶体管的功耗是 50 W，环境温度是 25℃，求散热器的最大热阻（即 θ_{SA}），假设 $\theta_{CS} = 0.6℃/W$，外壳的温度 T_C 是多少？

答案：1.5℃/W；130℃

14.6.5　BJT 的安全工作区

除了标定不同外壳温度下的晶体管最大功耗外，器件制造商通常还会提供一个 i_C~v_{CE} 坐标系上的晶体管安全工作区（SOA）边界的图形。SOA 的标定可以参考图 14.23 的图解，图中各边界的编号与下面各段的编号相对应：



图 14.23　BJT 的安全工作区（SOA）

1. 最大允许电流 I_{Cmax}。持续超过该电流将导致连接器件和封装端口之间的电线烧毁。
2. 最大功耗是一条双曲线，曲线上的点满足 $v_{CE}i_C = P_{Dmax}$（温度 T_{C0}）。当温度 T_C 大于 T_{C0} 时，需要利用 14.6.4 节介绍的功率下降直线求解 P_{Dmax}，这时的功耗双曲线要比原先的低。虽然允许晶体管的静态工作点暂时位于双曲线之上，但是平均功耗绝对不能超过 P_{Dmax}。
3. 二次击穿极限。二次击穿是由于流过发射结的电流不正常而产生的一种现象，比如结周围的电流密度非常大。“拥挤的电流”导致该处功耗的增加，因此温度升高（该处也称为热点）。由于温度的升高引起电流的增加，该处就会发生热失控，导致结的损坏。
4. 集电结的击穿电压 BV_{CEO}。集电极电压的瞬时值 v_{CE} 不允许超过 BV_{CEO}，否则集电结将会发生雪崩击穿（参见 5.2.5 节）。

最后要指出的是 i_C 和 v_{CE} 通常采用对数坐标表示，这样 SOA 的边界就成了直线。

14.6.6 功率管的参数值

由于功率管的几何尺寸较大，工作电流也很大，所以功率管的参数和小信号晶体管的参数大不相同。主要的不同之处如下：

1. 电流很大时，$i_C \sim v_{BE}$ 的指数伏安特性表现出 $n=2$ 的关系，即 $i_C = I_S e^{v_{BE}/2V_T}$。
2. β 很低，通常只有 30 到 80，但是也可以低到 5。这里需要特别注意的是：β 的温度系数是正的。
3. 在大电流工作时，电阻 r_π 的值很小（为几个欧姆），电阻 r_x 显得非常重要（5.8.4 节有关于 r_x 的定义和解释）。
4. 频率 f_T 很低（为几个兆赫兹），电容 C_μ 很大（为几百个皮法），而且电容 C_π 更大（这些参数的定义和解释参见 5.8 节）。
5. 饱和电流 I_{CBO} 很大（为几十个微安），温度系数照旧，温度每升高 10℃，饱和电流增加一倍。
6. 击穿电压 BV_{CEO} 的典型值是 50 V 到 100 V，但是最高可以达到 500 V。
7. I_{Cmax} 的典型值是安培级的，最高可以达到 100 A。

14.7 各种不同结构的 AB 类电路

本节我们要讨论一些电路的改进措施以及 AB 类输出级的保护技术。

14.7.1 输入射极跟随器的使用

图 14.24 所示电路的偏置用的是晶体管 Q_1 和 Q_2，它们都是射极跟随器，因此可以为输入端提供很大的输入电阻。事实上，该电路的功能是一个单位增益缓冲放大器。因为所有四个晶体管都是匹配的，所以晶体管 Q_3 和 Q_4 的静态电流（$v_I=0$，$R_L=\infty$）等于 Q_1 和 Q_2 的电流。电阻 R_3 和 R_4 的值很小，放在这里是为了补偿晶体管 Q_3 和 Q_4 之间的不对称，避免由于输入晶体管和输出晶体管之间的温度偏差而产生热失控的可能性。后者的功能可以这样理解：比如晶体管 Q_3 的电流有所增加，使得电阻 R_3 两端的电压降增加，从而导致 V_{BE3} 降低，这样电阻 R_3 起到负反馈的作用，使得流过晶体管 Q_3 的电流得以稳定。



图 14.24　带输入缓冲的 AB 类输出级电路。除了提供相当高的输入电阻外，缓冲晶体管 Q_1 和 Q_2 还给输出晶体管 Q_3 和 Q_4 提供偏置

因为图14.24 所示电路要求 *pnp* 晶体管是高质量的晶体管，所以采用传统集成工艺实现的晶体管达不到要求。但是采用混合厚膜技术（Wong 和 Sherwin，1979）实现的电路效果却相当好。该技术允许对元件进行微调，例如，可以通过微调来减小输出失调电压。该电路既可以单独使用，也可以与一个运算放大器一起使用来提高输出驱动能力。后者的应用在下一节讨论。

练习 14.11（注意：本题很有意义，但是题解也很长。）考虑图 14.24 所示的电路，已知 $R_1 = R_2 = 5\ \text{k}\Omega$，$R_3 = R_4 = 0\ \Omega$，$V_{CC} = 15\ \text{V}$，晶体管都是匹配的，$I_S = 3.3\times10^{-14}\ \text{A}$，$n = 1$，$\beta = 200$。（这些参数是国家半导体公司的 LH002 的参数值，不同的是这里的电阻值 $R_3 = R_4 = 2\ \Omega$。）（a）当 $v_I = 0$ 且 $R_L = \infty$ 时，求四个晶体管的静态电流和电压 v_O。（b）如果 $R_L = \infty$，当 $v_I = +10\ \text{V}$，$-10\ \text{V}$ 时，求 i_{C1}，i_{C2}，i_{C3}，i_{C4} 和 v_O 的值。（c）如果 $R_L = 100\ \Omega$，重复（b）。

答案：（a）2.87 mA；0 V；（b）当 $v_I = +10\ \text{V}$ 时：0.88 mA，4.87 mA，1.95 mA，1.95 mA，+9.98 V；当 $v_I = -10\ \text{V}$ 时：4.87 mA，0.88 mA，1.95 mA，1.95 mA，−9.98 V；（c）当 $v_I = +10\ \text{V}$ 时：0.38 mA，4.87 mA，100 mA，0.02 mA，+9.86 V；当 $v_I = -10\ \text{V}$ 时：4.87 mA，0.38 mA，0.02 mA，100mA，−9.86V

14.7.2　复合管的使用

为了提高输出级晶体管的电流增益，减少基极驱动电流，通常会采用图 14.25 所示的达林顿复合管代替 AB 类输出级电路中的 *npn* 晶体管。达林顿电路（参见 6.11.2 节）可以等效成单个 *npn* 晶体管，它的电流增益 $\beta \simeq \beta_1\beta_2$，当然，$V_{BE}$ 电压要加倍。



图 14.25　达林顿电路结构

达林顿复合管也可以等效成 *pnp* 晶体管，我们曾在分立元件电路设计时使用过。集成电路设计时，由于无法得到高质量的 *pnp* 晶体管，所以也会采用如图 14.26 所示的达林顿复合管，它和单个 *pnp* 晶体管等效，电流增益 $\beta \simeq \beta_1\beta_2$。标准 IC 工艺制造的晶体管 Q_1 通常是一个横向 *pnp* 晶体管，它的β很低（ $\beta = 5-10$ ），高频响应也很差（$f_T \simeq 5\text{MHz}$），参见附录 A。复合管虽然有相当高的电流增益β，但是高频响应仍然很差，而且还面临着另外一个问题：由晶体管 Q_1 和 Q_2 组成的负反馈环会产生高频振荡（当频率接近于 *pnp* 晶体管的 f_T 时，即 5 MHz 左右）。为了防止振荡，需要采取一些措施。关于负反馈放大器的稳定性问题参见第 8 章的讨论。



图 14.26　复合 *pnp* 晶体管电路结构

为了说明达林顿电路和 *pnp* 复合管的应用，我们给出了图 14.27 所示的电路。在这个电路中，上面提到的两个电路都用上了。电路的偏置由 V_{BE} 电压倍增器提供，但是要注意达林顿 *npn* 晶体管增加了一个 V_{BE} 的电压降，所以 V_{BE} 电压倍增器需要提供 2 V 左右的偏置电压。具体的电路设计参考习题 14.39。



图 14.27　采用达林顿 *npn* 晶体管和复合 *pnp* 晶体管的 AB 类输出级电路。偏置采用 V_{BE} 倍增器

练习 14.12　（a）参见图 14.26，证明 *pnp* 复合管有

$$i_B \simeq \frac{i_C}{\beta_N \beta_P}$$

和

$$i_E \simeq i_C$$

然后证明：

$$i_C \simeq \beta_N I_{SP} e^{v_{BE}/V_T}$$

即晶体管的有效比例电流为

$$I_S = \beta_N I_{SP}$$

其中，I_{SP} 是 *pnp* 晶体管 Q_1 的饱和电流。

（b）当 $\beta_P = 20$，$\beta_N = 50$，$I_{SP} = 10^{-14}$ A 时，求复合管的有效电流增益，以及 $i_C = 100$ mA 时的电压 v_{BE}，设 $n = 1$。

答案：（b）1000；0.651 V

14.7.3　短路保护

图 14.28 所示是 AB 类输出级带短路保护的电路，在向负载提供电流的时候，万一负载短路，流过晶体管 Q_1 的电流会很大，从而导致电阻 R_{E1} 上的电压降增大。一旦超过晶体管 Q_5 的导通电压，Q_5 导通，其集电极电流将分流掉 I_{BIAS} 的绝大部分电流，使得 Q_1 的基极驱动电流明显减少，从而保证晶体管 Q_1 工作在安全区。



图 14.28　带输出短路保护的 AB 类输出级电路。这里给出的是输出电压 v_O 为正值时的输出短路保护电路

这种短路保护的方式有效保证了晶体管能够工作在安全区，但是它也有一个不足之处，即正常情况下每一个 R_E 电阻上都有 0.5 V 左右的电压降，这意味着输出电压的摆幅会下降相同的数值，而且两个方向都有下降。不过，包含射极电阻也使电路具有另外一个好处，那就是保护输出晶体管不出现热失控。

练习 D14.13　在图 14.28 所示的电路中，设 $I_{\text{BIAS}} = 2$ mA，求电阻 R_{E1} 的值，使得输出晶体管向负载提供的电流达到 150 mA 时晶体管 Q_5 导通，并且分流掉所有的 2 mA 电流。对晶体管 Q_5，$I_S = 10^{-14}$ A，$n = 1$。如果正常输出的电流峰值是 100 mA，求 R_{E1} 上的电压降以及 Q_5 的集电极电流。

答案：4.3 Ω；430 mV；0.3 μA

14.7.4　热停止

除了短路保护之外，集成功率放大器通常还会采用温度传感器电路检测芯片温度。一旦温度超过了预设的安全值，则驱动晶体管导通。导通晶体管的连接方式为：可吸收放大器的偏置电流，从而可以停止放大器的工作。

图 14.29 所示就是一个热停止电路。这里，晶体管 Q_2 正常情况下是截止的，当芯片的温度增加时，正温度系数的稳压二极管 Z_1 和负温度系数的电压 V_{BE1} 共同作用，从而使得 Q_1 的射极电压增大，也就是 Q_2 的基极电压增大，直至 Q_2 导通。



图 14.29　热停止电路

14.8　集成功率放大器

集成功率放大器的芯片很多。大多数由高增益的小信号放大器级联 AB 类输出级组成。有些电路采用了片内的负反馈回路，因此具有固定的闭环增益。另一些没有片内反馈环，但运算放大器的输出功率很大。事实上，我们可以把通用型运算放大器和 B 类或者 AB 类输出级级联在一起并施加负反馈回路来增加它的输出电流驱动能力。增加的输出级电路既可以是分立元件的电路，也可以是混合集成电路，比如前一节讨论过的缓冲器。接下来我们将讨论一些集成功率放大器电路。

14.8.1　固定增益的集成功率放大器

我们给出的第一个例子是 LM380（国家半导体公司的产品）芯片，它是固定增益的单片集成功率放大器。放大器内部电路的简化形式[①]如图 14.30 所示。该电路包含一个输入差分放大器，它由晶体管 Q_1 和 Q_2 组成，采用射极跟随器组态，Q_3 和 Q_4 是作为输入缓冲的差分对管，发射极接有电阻 R_3，两个电阻 R_4 和 R_5 为晶体管 Q_1 和 Q_2 提供到地的基极直流电流通路，从而可以使输入激励源容性耦合进两个输入端中的任何一个。

Q_3 和 Q_4 组成的差分放大器的偏置电流是两个独立的直流电流：Q_3 的偏置电流由直流电源 V_S 和接成二极管的晶体管 Q_{10} 及电阻 R_1 提供；Q_4 的偏置电流由输出端通过电阻 R_2 提供。在静态的时候（即没有输入信号时），这两个偏置电流是相等的，流过电阻 R_3 的电流和它上面的压降都等于 0。我们可以写出晶体管 Q_3 的射极电流为

$$I_3 \simeq \frac{V_S - V_{EB10} - V_{EB3} - V_{EB1}}{R_1}$$

其中，我们忽略了电阻 R_4 上的微小压降。为简单起见，假设所有晶体管的 V_{EB} 都相等：

① 给出这个电路的主要目的是提供一些有趣的设计方法。该电路不是芯片上的实际电路。



图 14.30　集成功率放大器 LM380（国家半导体公司）的内部简化电路

$$I_3 \simeq \frac{V_S - 3V_{EB}}{R_1} \tag{14.43}$$

我们可以得到 Q_4 的射极电流为

$$I_4 = \frac{V_O - V_{EB4} - V_{EB2}}{R_2} \simeq \frac{V_O - 2V_{EB}}{R_2} \tag{14.44}$$

其中，V_O 是直流输出电压，忽略电阻 R_5 上的微小压降，令 I_3 和 I_4 相等，并利用 $R_1 = 2R_2$，得到

$$V_O = \tfrac{1}{2}V_S + \tfrac{1}{2}V_{EB} \tag{14.45}$$

即输出偏置电压几乎等于电源电压的一半，符合输出最大摆幅的要求。该电路有一个很重要的性能，即从输出端到晶体管 Q_4 的射极通过电阻 R_2 形成直流反馈环，这里直流反馈的作用是使输出直流偏置电压稳定在式（14.45）确定的值上。反馈作用的定性描述如下：如果某些原因致使输出直流电压 V_O 增加，那么流过电阻 R_2 的电流也会相应增加，即流入晶体管 Q_4 的射极电流增加，则集电极电流也增加，导致晶体管 Q_{12} 的基极产生一个正的增量电压，即它的集电极电流增加，进而使晶体管 Q_7 的基极电位降低，从而减少了 V_O。

继续分析图 14.30 所示的电路，我们观察到差分放大器（Q_3 和 Q_4）有一个镜像电流源负载，是由晶体管 Q_5 和 Q_6（参见 7.5.5 节关于有源负载的讨论）组成的。第一级单端输出的电压信号取在晶体管 Q_6 的集电极上，并直接送入第二级共射放大器 Q_{12} 的基极。晶体管 Q_{12} 的偏置由恒流源 Q_{11} 提供，该恒流源同时还作为该级的有源负载。实际工作时，负载 R_L 反射回来的等效负载电阻

是 Q_{12} 的主要负载。电容 C 起频率补偿的作用（参见第 8 章）。

输出级是 AB 类电路，采用的是复合 *pnp* 晶体管（Q_8 和 Q_9）。从输出端到晶体管 Q_4 的射极通过电阻 R_2 引入负反馈。参考图 14.31 所示的小信号等效电路，从而可以求闭环增益。这里我们把第二级共射放大器和输出级等效成一个反相放大器，用增益为 A 的放大器框图表示。我们假设放大器 A 的增益非常大，输入电阻非常高，这样输入电流就可以小到忽略不计。在这样的假设条件下，图 14.31 给出了接入信号 v_i 后从输入到输出的小信号分析过程，图中带圈的数字表示分析的步骤。注意，由于输入差分放大器有一个比较大的电阻 R_3，因此在射极电路中，输入电压的大部分都降在电阻 R_3 上。换言之，信号电压在 Q_1，Q_2，Q_3 和 Q_4 发射结上的压降比电阻 R_3 上的压降要小。因此，通过列出晶体管 Q_6 的集电极的节点方程可求出电压增益：

$$\frac{v_i}{R_3}+\frac{v_o}{R_2}+\frac{v_i}{R_3}=0$$

从中得到

$$\frac{v_o}{v_i}=-\frac{2R_2}{R_3}\simeq -50\ \text{V/V}$$



图 14.31　图 14.30 所示电路的小信号分析。带圈的数字表示分析步骤

练习 14.14　将晶体管 Q_6 集电极到地的总等效电阻用 R 表示，利用图 14.31，证明下列表达式：

$$\frac{v_o}{v_i}=\frac{-2R_2/R_3}{1+(R_2/AR)}$$

当 $AR>>R_2$ 时，上式降至 $(-2R_2/R_3)$。

正如我们在第 8 章所述，负反馈的一个好处是能够减小非线性失真，这在 LM380 的电路中也有体现。

LM380 设计的时候采用的是单电源工作，电源电压的范围从 12 V 到 22 V。具体选用什么电源电压取决于负载电阻 R_L 的值和所需要的输出功率 P_L。芯片生产厂商提供了一组晶体管功耗和输出功率之间的关系曲线，如图 14.32 所示，这是在给定负载电阻 $R_L = 8\,\Omega$ 且电源电压选用不同数值时的一组关系曲线。注意，这组曲线和图 14.8 所示的 B 类输出级的功耗曲线很相似。事实上，读者可以很容易地证明图 14.32 所示的曲线峰值的位置和数值可以分别利用式（14.20）和式（14.21）（其中 $V_{CC} = \frac{1}{2}V_S$）精确求得。图 14.32 中标明 3%失真的直线表示不同曲线上的点的轨迹，它们的失真（THD）都等于 3%。3%的失真代表的是由于输出晶体管饱和导致峰值刚开始截平时的失真。



图 14.32 LM380（国家半导体公司）的功耗（P_D）和负载功率（P_L）之间的关系曲线，负载 $R_L = 8\,\Omega$

练习 14.15 芯片制造厂商给出的 LM380 参数是：当环境温度低于 25℃时，它的最大功耗是 3.6 W。获得该值的条件是：双列封装，焊接在 6 平方英寸、2 盎司铜箔的印刷线路板上，紧密热接触。高于 25℃时，热阻 $\theta_{JA} = 35℃/W$。$T_{J\max}$ 设定为 150℃，如果环境温度等于 50℃，求最大可能的功耗。

答案：2.9 W

练习 D14.16 若要求用 LM380 驱动一个 8 Ω的音箱。利用图 14.32 所示的曲线确定能够获得的最大负载功率，要求最大功耗限制在练习 14.15 确定的 2.9 W 上，如果该应用允许 THD 为 3%，求 P_L 和输出电压的峰–峰值。

答案：20 V；4.2 W；16.4 V

14.8.2 功率运算放大器

图 14.33 所示是功率运算放大器的基本结构，它由一个低功率运算放大器级联一个 AB 类输出级构成，其中 AB 类缓冲电路与 14.7.1 节讨论的相似，由晶体管 Q_1，Q_2，Q_3 和 Q_4 以及偏置电阻 R_1，R_2 和射极负反馈电阻 R_5 与 R_6 组成。缓冲器提供负载所需要的电流直到晶体管 Q_5 导通，因

为输出电流的增加，使得落在电阻 R_3（提供电流模式）上的电压增加，当电压足够大时，Q_5 导通，这时 Q_5 向负载提供所需要的额外电流。在晶体管吸收负载电流的模式下，晶体管 Q_4 吸收负载电流，直至电阻 R_4 上足够大的电压使得 Q_6 导通，这时 Q_6 会吸收掉额外的负载电流。Q_5 和 Q_6 组成的这一级电路好比是电流增强机。功率运算放大器工作的时候一般都是闭环结构，组成负反馈环。国家半导体公司提供基于图 14.33 所示结构的芯片，型号是 LH0101。运算放大器能够提供 2 A 的连续输出电流，加上合适的散热器，输出功率可达 40 W（Wong 和 Johnson，1981）。LH0101 采用混合厚膜技术制造。



图 14.33　功率运算放大器的结构。电路由一个运算放大器级联带缓冲的 AB 类输出级组成，功放电路和 14.7.1 节讨论过的电路相似。Q_1，Q_2，Q_3 和 Q_4 组成缓冲器，它的电流承载能力由于晶体管 Q_5 和 Q_6 的作用进一步加强

14.8.3　桥式放大器

我们以一个在高功率应用场合非常流行的电路结构来结束本节的讨论。这个电路就是图 14.34 所示的桥式放大器，它采用两个功率运算放大器 A_1 和 A_2。其中，运算放大器 A_1 接成同相放大器组态，增益为 $K = 1 + (R_2 / R_1)$；运算放大器 A_2 接成反相放大器组态，增益幅度是 $K = R_4 / R_3$；负载 R_L 接在运算放大器的两个输出端之间，输出浮置。

如果输入电压 v_I 是幅度为 $\hat{V}_i$ 的正弦波，每一个运算放大器的输出电压摆幅为 $\pm K\hat{V}_i$，那么负载上的电压摆幅就是 $\pm 2K\hat{V}_i$。如果运算放大器的电源电压是 ±15 V，能够提供的输出电压摆幅是 ±12 V，那么桥式放大器的负载上可以得到的输出电压摆幅就是 ±24 V。



图 14.34 桥式放大器电路结构

在设计桥式放大器时要注意这样一个事实，即从每一个运算放大器获得的峰值电流等于 $2K\hat{V}_i / R_L$，因为每个运算放大器（到地）视入的负载等于 $R_L/2$。

练习 14.17 考虑图 14.34 所示的电路，电路元件参数为：$R_1 = R_3 = 10\,\text{k}\Omega$，$R_2 = 5\,\text{k}\Omega$，$R_4 = 15\,\text{k}\Omega$，$R_L = 8\,\Omega$，电源电压是 $\pm 18\,\text{V}$。求电压增益和输入电阻。如果 v_I 是峰–峰值为 20 V 的正弦波，问输出电压的峰–峰值是多少？负载电流的峰值是多少？负载功率是多少？

答案：3 V/V；10 kΩ；60 V；3.75 A；56.25 W

14.9 MOS 功率晶体管

虽然我们在这一章介绍的很多电路都是 BJT 电路，但是 MOS 功率管的电路和 BJT 相比更具竞争力。本节将介绍 MOS 场效应功率管的结构、特性和应用。

14.9.1 MOS 功率管的结构

第 4 章介绍的 MOSFET 的结构（见图 4.1）不适合高功率应用，要理解这一点，我们先回忆一下 n 沟道 MOSFET 的漏极电流在饱和区的特性方程：

$$i_D = \frac{1}{2}\mu_n C_{ox}\left(\frac{W}{L}\right)(v_{GS} - V_t)^2 \qquad (14.46)$$

上式表明，要提高 MOSFET 的电流驱动能力，沟道宽度要做得很大，而沟道长度应该尽可能小。然而减少标准 MOSFET 沟道长度将导致击穿电压的急剧下降，具体而言，衬底和漏极之间的反偏耗尽区将延伸到短沟道上，从而导致在比较低的电压上发生击穿。这样的器件不具备处理高电压的能力，而这又是高功率晶体管的典型应用。为此，我们必须寻找新的器件结构，使得制造出来的短沟道（1~2 μm）MOSFET 同样具备较高的击穿电压。

现在使用得比较多的功率 MOSFET 的结构是双扩散（或者称为 DMOS）晶体管，如图 14.35 所示。这种晶体管在制造时有一个轻掺杂的 n 型衬底和一个重掺杂的位于器件底部的区域以实现漏极的欧姆接触。这里需要进行两次扩散[①]，一次用来形成 p 型衬底区，另一次用来形成 n 型源区。

① 参见附录 A 关于集成工艺过程的叙述。



图 14.35　双扩散垂直 MOS 晶体管（DMOS）

DMOS 的工作原理如下：栅极加正的电压，使 v_{GS} 大于开启电压 V_t，从而在栅极氧化层下面的 p 型衬底中感应出横向 n 沟道。这个沟道很短，长度用 L 表示，如图 14.35 所示。电子从源极开始运动，经过沟道到达衬底，然后垂直运动到衬底的底部（即漏端）形成电流。这种垂直方向流动的电流必须和小信号 MOSFET 结构（参见第 4 章）的横向流动的电流区分开来。

尽管 DMOS 的沟道很短，但是其击穿电压却很高（高达 600 V）。这是因为位于衬底和 p^+区域之间的耗尽层只会向轻掺杂的衬底延伸，而不会延伸到沟道中。这样得到的 MOS 管还可同时承载很大的电流（可能有 50 A）和很高的击穿电压。最后，我们注意到垂直结构可以有效地使用芯片面积。

这里值得提一下采用以前的结构制成的功率 MOS 晶体管，这就是 V 槽 MOS 管［参见 Severns(1984)］。虽然现在还有应用，但是 V 槽 MOSFET 与图 14.35 所示垂直结构的 DMOS 管相比基本上失去了应用场合，只是在高频领域可能还有些应用。因为篇幅的关系，这里不再对 V 槽 MOSFET 进行深入介绍。

14.9.2　MOSFET 功率管的特性

尽管功率管有不同于第 4 章讲过的小信号 MOSFET 的结构，但是它们所表现出来的特性和小信号 MOSFET 十分相似，我们这里要讨论的是一些特别重要的差异。

MOSFET 的开启电压在 2 V 到 4 V 之间，在饱和区，漏极电流与电压 v_{GS} 的关系是式（14.46）描述的平方律关系。然而，如图 14.36 所示，当 v_{GS} 很大时，i_D~v_{GS} 特性曲线近似为一条直线。这部分直线特性曲线反映的是速度饱和现象，即当短沟道上的电场过于强大时，载流子的运动速度将达到上限值。这时的漏极电流可表示为

$$i_D = \frac{1}{2} C_{ox} W U_{\text{sat}} (v_{GS} - V_t) \tag{14.47}$$

其中，U_{sat} 是饱和速度值（硅电子为 5×10^6 cm/s）。线性的 i_D~v_{GS} 特性曲线还有另外一层含义，那就是速度饱和区域的晶体管的跨导 g_m 是常数。有趣的是，跨导 g_m 与沟道宽度 W 成正比，通常功率管的 W 值很大，所以功率管的跨导都比较大。

图 14.36 所示的特性曲线 i_D~v_{GS} 还包含了一段标注为“亚阈区”的曲线段，虽然该区域对功率管而言并不是重要的区域，但是“亚阈区”对非常小的功率应用场合（参见 4.1.9 节）却是人们关注的区域。



图 14.36　MOSFET 功率管的典型 $i_D \sim v_{GS}$ 特性曲线

14.9.3　温度效应

设计 MOS 功率管电路时，人们对 MOSFET 在不同温度时所呈现的伏安特性非常关注，如图 14.37 所示。观察发现，存在一个电压 v_{GS} 的值（对大多数 MOS 晶体管而言，该值在 4V 到 6V 之间），在这个值上，漏极电流 i_D 的温度系数等于 0。当 v_{GS} 的值增大时，i_D 的温度系数是负的，这是一个很有意义的性质：它隐含了这样一个概念，即当 MOS 晶体管工作在零温度系数点以上时不存在热失控的可能性。但是该结论不适合电流比较低的情况（比如低于零温度系数点以下）。在（相对来说）比较低的电流区域，漏极电流 i_D 的温度系数是正的，MOSFET 功率管很容易进入热失控状态（从而产生不令人满意的结果）。由于 AB 类功放电路往往是低电流偏置的，所以电路必须采取相应措施以避免热失控。



图 14.37　MOS 功率管（IRF 630，Siliconix）在外壳温度分别为–55℃，+25℃和 +125℃时的 $i_D \sim v_{GS}$ 特性曲线（Siliconix 公司）

漏极电流 i_D 较低时的温度系数之所以是正的，是因为 $v_{OV}=(v_{GS}-V_t)$ 比较低，V_t 受温度的影响（在–3 mV/℃到–6 mV/℃之间）占主导地位，从而导致 v_{OV} 随温度的升高而升高。

14.9.4　与 BJT 的比较

MOSFET 功率管不存在对 BJT 安全工作区有限制作用的二次击穿。另外，MOSFET 与 BJT 相比不需要很大的直流基极驱动电流。但是 MOS 功放电路的驱动级至少要提供足够的电流来保证对 MOSFET 较大的非线性输入电容充放电。MOSFET 功率管的最后一个性能是：它的运行速度一般比 BJT 高，这使得 MOS 功率管特别适合于作为开关应用——比如在电机控制电路中。

14.9.5　MOSFET 实现的 AB 类输出级

作为 MOSFET 功率管的应用，图 14.38 所示的是采用一对互补 MOSFET 实现的 AB 类输出级电路，驱动级 BJT 提供偏置。后者的电路包括由晶体管 Q_1 到 Q_4 组成的互补达林顿射极跟随器，它的低输出电阻正好满足驱动输出 MOSFET 高速工作的条件。



图 14.38　AB 类输出级电路，MOS 晶体管输出，BJT 晶体管驱动。调整电阻 R_3 可实现温度补偿，调整电阻 R_1 可得到输出晶体管所需的静态电流值。电阻 R_G 用于阻止高频寄生振荡，其典型值 $R_G=100\ \Omega$

这里特别要关注的是图 14.38 所示的偏置电路，它采用了由晶体管 Q_5 和 Q_6 以及相关电阻组成的两个 V_{BE} 电压倍增器，晶体管 Q_6 和输出晶体管直接产生热接触。实现的方法是把晶体管 Q_6

安装在它们公共的散热器上。这样，选择 Q_6 合适的 V_{BE} 电压倍增因子，偏置电压 V_{GG}（位于输出晶体管两栅极之间）就可以做到随温度下降的速度与输出 MOSFET 总开启电压 $(V_{tN}+|V_{tP}|)$ 的速度相等。这样输出晶体管的静态电流对温度的变化而言是稳定的。

经过分析，电压 V_{GG} 可由下式给出：

$$V_{GG}=\left(1+\frac{R_3}{R_4}\right)V_{BE6}+\left(1+\frac{R_1}{R_2}\right)V_{BE5}-4V_{BE} \tag{14.48}$$

由于 V_{BE6} 和输出晶体管有热耦合，而其他的 BJT 维持在恒温下，因此可得

$$\frac{\partial V_{GG}}{\partial T}=\left(1+\frac{R_3}{R_4}\right)\frac{\partial V_{BE6}}{\partial T} \tag{14.49}$$

确定 R_3/R_4 的关系，使得 $\partial V_{GG}/\partial T=\partial(V_{tN}+|V_{tP}|)/\partial T$。另一个 V_{BE} 电压倍增器用来调整电压 V_{GG} 的值以满足晶体管 Q_N 和 Q_P 的静态电流的要求。

练习 14.18 对图 14.38 所示的电路，求 R_3/R_4 的值，使得晶体管 Q_N 和 Q_P 的静态电流能够稳定。假设 $|V_t|$ 的变化率是 −3 mV/℃，$\partial V_{BE}/\partial T=-2$ mV/℃。

答案：2

练习 14.19 假设图 14.38 所示电路中的 BJT 的标称值 V_{BE} 是 0.7V，MOSFET 的 $|V_t|=3$ V，$\mu_n C_{ox}(W/L)=2$ A/V^2，要求输出级的静态电流稳定在 100 mA，驱动级的静态电流稳定在 20 mA。求 $|V_{GS}|$，V_{GG}，R，R_1/R_2 的值。R_3/R_4 的值采用练习 14.18 的结果。

答案：3.32 V；6.64 V；332 Ω；9.5

14.10 SPICE 仿真实例

我们以输出级电路 SPICE 仿真的例子作为本章的结束。

例题 14.6 B 类输出级

我们分析一下 B 类输出级的工作情况，Capture 电路图如图 14.39 所示。功率管采用的是分立元件 BJT MJE243 和 MJE253（来自 ON Semiconductor）[①]，它们的最大连续集电极电流 $I_{C\max}=4$ A，最大集射极电压 $V_{CE\max}=100$ V。为了与例题 14.1 手工计算的结果进行比较，我们在仿真的时候选用的元器件参数和电压值与例题 14.1 设计得到的结果一致（或接近）。具体而言，我们选用 8 Ω的负载电阻，输入正弦信号的峰值为 17.9 V，频率为 1 kHz，电源电压为 23 V。在 PSpice 中，瞬态分析仿真在 0 ms 到 3 ms 之间进行，并画出了不同节点的电压和支路电流的波形。在本例中，我们使用 Probe（PSpice 中的图形界面）功能来计算不同的功耗值。其中的一些波形如图 14.40 所示。最上面和中间的波形分别表示负载上的电压和电流。电压的峰值是 16.9 V，电流的峰值是 2.1 A。如果仔细观察，会发现两个波形都存在交越失真。最底下的波形显示的是负载上获得的瞬时功率和平均功率，这是利用 Probe 计算得到的，即将电压与电流相乘得到瞬时功率，动态平均后得到负载上的平均功率 P_L。平均功率的瞬时行为是将 PSpice 算法用于计算波形的动态平均的结果，最终的平均功率将趋于准常数稳态值 17.6 W。

① 在 PSpice 中，我们导出的功率管 BJT 参数来源于 ON Semiconductor 提供的 SPICE 模型参数。读者也可以在本书附带的光盘或网址 www.sedrasmith.org 找到 SEDRA.olb 库，库中提供了这些参数（型号为 QMJE243 和 QMJE253）。



图 14.39　例题 14.6 中的 B 类输出级的 Capture 电路原理图



图 14.40　B 类输出级（见图 14.39）在频率 1 kHz、幅度 17.9 V 的正弦信号激励下的几个相关波形。最上面的波形代表负载上的电压，中间的波形代表负载电流，最下面的是负载上的瞬时和平均功率波形

图 14.41 中上面的两个波形分别是电源$+V_{CC}$上的电压和电流波形，底下的波形是$+V_{CC}$提供的瞬时功率和平均功率。负电源$-V_{CC}$具有相同的波形。每个电源提供的平均功率大约为 15 W，则总电源功率等于 30 W。这样我们可以求得电源功率转换效率为

$$\eta = P_L / P_S = \frac{17.6}{30} \times 100\% = 58.6\%$$

图 14.42 所示的是晶体管 Q_P 的电压、电流和功率的波形。晶体管 Q_N 的波形与此类似。正如我们预计的那样，电压波形是正弦波，电流是半个正弦波。但是瞬时功率与以往不同，功率波形说明输出有一些失真，原因在于晶体管很难驱动。这可以通过减小输入信号的幅度来验证，比如

把幅度减小到 17 V，功率波形的凹谷就会消失。利用 Probe 计算得到晶体管 Q_N 和 Q_P 的功耗近似为 6 W。



图 14.41 图 14.39 所示电路的正电源（$+V_{CC}$）提供的电压（最上面）、电流（中间）和瞬时及平均功率（最下面）的波形



图 14.42 图 14.39 所示电路中 *pnp* 晶体管 Q_P 上的电压、流过的电流和功耗波形

表 14.1 给出的是 PSpice 仿真结果与例题 14.1 手工计算结果之间的比较。我们发现这两组数据相当接近。

表 14.1　利用手工计算和 PSpice 分析时与图 14.39 所示 B 类输出级相关的各种功率术语

功率/效率	公式	手工分析（例题 14.1）	PSpice	误差%[1]
P_S	$\frac{2}{\pi}\frac{\hat{V}_o}{R_L}V_{CC}$	31.2 W	30.0 W	4
P_D	$\frac{2}{\pi}\frac{\hat{V}_o}{R_L}V_{CC}-\frac{1}{2}\frac{\hat{V}_o^2}{RL}$	13.0 W	12.4 W	4.6
P_L	$\frac{1}{2}\frac{\hat{V}_o^2}{RL}$	18.2 W	17.6 W	3.3
η	$\frac{P_L}{P_S}\times 100\%$	58.3%	58.6%	–0.5

[1] 手工计算与 PSpice 分析得到的预测值之间的相对百分比误差。

为了更进一步地探讨交越失真，我们在图 14.43 中给出了 B 类输出级的电压传输特性（VTC）曲线。这个特性是利用直流仿真分析得到的，输入信号的范围从–10 V 到+10 V，间隔为 1.0 mV。利用 Probe，我们发现 VTC 的斜率近似为 1，死区的范围从–0.60 V 到+0.58 V，交越失真的大小可以利用 PSpice 的傅里叶分析功能对输出信号进行分析，把输出信号的瞬时波形转换成频域的傅里叶级数分量，然后用 PSpice 计算总谐波失真（THD）。傅里叶仿真得到的输出文件如下：



图 14.43　图 14.39 所示的 B 类输出级电路的传输特性

```
FOURIER COMPONENTS OF TRANSIENT RESPONSE V(OUT)
DC COMPONENT = -1.525229E-02
HARMONIC   FREQUENCY     FOURIER      NORMALIZED     PHASE      NORMALIZED
    NO       (HZ)       COMPONENT     COMPONENT      (DEG)     PHASE(DEG)
     1    1.000E+03    1.674E+01    1.000E+00    -2.292E-03    0.000E+00
     2    2.000E+03    9.088E-03    5.428E-04     9.044E+01    9.044E+01
     3    3.000E+03    2.747E-01    1.641E-02    -1.799E+02   -1.799E+02
     4    4.000E+03    4.074E-03    2.433E-04     9.035E+01    9.036E+01
     5    5.000E+03    1.739E-01    1.039E-02    -1.799E+02   -1.799E+02
```

```
6      6.000E+03   5.833E-04    3.484E-05     9.159E+01   9.161E+01
7      7.000E+03   1.195E-01    7.140E-03    -1.800E+02  -1.799E+02
8      8.000E+03   5.750E-04    3.435E-05     9.128E+01   9.129E+01
9      9.000E+03   9.090E-02    5.429E-03    -1.800E+02  -1.799E+02
10     1.000E+04   3.243E-04    1.937E-05     9.120E+01   9.122E+01
TOTAL HARMONIC DISTORTION = 2.140017E+00 PERCENT
```

人们通常会把这些谐波分量表示成频谱图，如图 14.44 所示。我们注意到输出波形含有丰富的奇次谐波分量，因而导致 THD 高达 2.14%。



图 14.44　图 14.39 所示的 B 类输出级电路输出信号的傅里叶级数分量 ■

小结

- 输出级电路的分类依据是晶体管的导通角：A 类（360°），AB 类（略大于 180°），B 类（180°），C 类（小于 180°）。
- 最常用的 A 类输出级是射极跟随器。它的偏置电流大于负载电流的峰值。
- A 类输出级在静态（$v_O = 0$）时功耗最大。它的最大功率转换效率是 25%。
- B 类输出级的静态偏置电流等于 0，因此静态时没有功率损耗。
- B 类输出级可以获得 78.5%的最大功率转换效率。当 $\hat{V}_o = (2/\pi)V_{CC}$ 时，晶体管的功耗最大。
- B 类输出级存在交越失真。
- AB 类输出级的偏置电流很小，当输入信号很小的时候，两个晶体管均导通，交越失真可以消除。
- 除了有一个很小的静态功耗之外，AB 类与 B 类输出级的特性非常相似。
- 为了防止热失控，AB 类输出级的偏置电压应该做到与输出晶体管的 V_{BE} 电压具有相同的温度变化特性。

- 为了散尽硅芯片的热量，功率管装配有散热器，因此晶体管能够安全耗散的最大功率是

$$P_{D\max}=\frac{T_{J\max}-T_A}{\theta_{JC}+\theta_{CS}+\theta_{SA}}$$

其中，$T_{J\max}$和θ_{JC}由器件生产厂商提供，θ_{CS}和θ_{SA}与设计的散热方式有关。

- AB 类输出级中采用达林顿结构的晶体管可以减小基极驱动电流。IC 电路中复合 *pnp* 晶体管也是经常使用的电路结构。
- 输出级电路通常都有短路保护电路。一旦输出短路，保护电路即开始工作以降低基极驱动电流，从而减小射极电流，保护输出晶体管。
- 集成功率放大器由小信号电压放大器和高功率输出级级联而成。整个电路的反馈可以在片内实现，也可以在片外实现。
- 桥式放大器提供浮置输出，负载两端的输出电压峰-峰值可以达到单个放大器接地负载上电压的两倍。
- DMOS 晶体管是短沟道功率器件，它可以工作在高电流和高电压下。
- MOSFET 功率管的漏极电流在低电流工作时呈现正温度系数的特性，因而器件存在热失控。但是在高电流工作时，电流 i_D 的温度系数是负的。

习题

14.2 节：A 类输出级

14.1 A 类射极跟随器的偏置电路如图 14.2 所示，其中，$V_{CC}=5\,\text{V}, R=R_L=1\,\text{k}\Omega$，所有晶体管都相同（包括 Q_3）。假设 $V_{BE}=0.7\,\text{V}$，$V_{CEsat}=0.3\,\text{V}$，β 很大。线性工作时，输出电压的上限和下限各是多少？相应的输入电压是多少？如果晶体管 Q_3 的发射结面积是晶体管 Q_2 的两倍，以上这些值会如何改变？如果 Q_3 的发射结面积是 Q_2 的一半呢？

14.2 采用 NMOS 晶体管的源极跟随器接成与图 14.2 所示相同的结构，所有三个晶体管的特性相同，$V_t=1\,\text{V}$，$\mu_nC_{ox}W/L=20\,\text{mA/V}^2$；$V_{CC}=5\,\text{V}$，$R=R_L=1\,\text{k}\Omega$，如果为线性工作，求输出电压的上限和下限幅值以及相应的输入电压值。

D14.3 设计图 14.2 所示的跟随器电路，电源电压为±9 V、负载是 1 kΩ的时候，输出电压能够达到±7 V，电源提供的总电流必须是最小的。假设有四个相同的、β 值很大的 BJT 和一个电阻供你选择。

D14.4 设计图 14.2 所示的射极跟随器电路，使之能够得到±5 V 的输出电压，给定的电源电压 V_{CC} =10 V。要求电路在负载低到 100 Ω时晶体管电路的电流变化率不超过 10，问电阻 R 应该取何值？在 $v_O=+5\,\text{V}$，$0\,\text{V}$，$-5\,\text{V}$ 时，射极跟随器的小信号电压增益是多少？负载仍为 100 Ω。在电压 v_O 的变化范围内，增益变化的百分比是多少？

*14.5 考虑图 14.2 所示的跟随器电路，设负载 $R_L=V_{CC}/I$，输入信号是方波，输出信号的范围在 $+V_{CC}$ 到 $-V_{CC}$ 之间（忽略 V_{CEsat}）。在这样的条件下，画出与图 14.4 等效的 v_O，i_{C1}，p_{D1} 的波形。当输出信号的峰值为 $\pm V_{CC}/2$ 的方波时，重复以上工作。每一种情况下晶体管 Q_1 的平均功耗是多少？将结果分别与幅度为 V_{CC} 和 $V_{CC}/2$ 的正弦波的结果进行比较。

14.6 考虑习题 14.5 的电路情况，输出方波信号的峰-峰值为 $2V_{CC}$ 和 V_{CC}，如果正弦信号的峰-峰值与之相同，求电流源晶体管 Q_2 中的损耗功率。

14.7 考虑练习 14.4 的电路情况，设 V_{CC} 有变化，比如 $V_{CC}=16\,\text{V}$，12 V，10 V 和 8 V，假设 V_{CEsat} 近似等于 0，求每一种情况下的功率转换效率。

14.8 图 P14.8 所示是一个 BiCMOS 射极跟随器电路，晶体管参数为 $V_{BE}=0.7\text{ V}$，$V_{CEsat}=0.3\text{ V}$，$\mu_n C_{ox}W/L=20\text{ mA/V}^2$，$V_t=-2\text{ V}$。电路为线性工作，当负载 $R_L=\infty$ 和 $R_L=100\,\Omega$ 时，输出电压的范围是多少？如果得到的输出电压是峰值为 1 V 的正弦波，求允许的最小负载电阻是多少？这时候的功率转换效率是多少？



图 P14.8

14.3 节：B 类输出级

14.9 考虑由互补 BJT 组成的 B 类输出级电路，问输入信号的幅度值是多少时交越失真能够造成 10%的峰值损失？

14.10 图14.9 所示是反馈结构的B 类输出级电路。设放大器增益 $A_0=100\text{ V/V}$，推导 v_O 和 v_I 的关系式，假设 $|V_{BE}|=0.7\text{ V}$，画出 $v_O\sim v_I$ 的传输特性曲线，并与没有反馈时的结果进行比较。

14.11 考虑 B 类输出级电路，晶体管为增强型 MOSFET，如图 P14.11 所示，设晶体管的参数为：$|V_t|=1\text{ V}$，$\mu C_{ox}W/L=200\,\mu\text{A/V}^2$，输入信号是峰值为 5 V、频率为 10 kHz 的正弦波，负载电阻相当大，问预计的输出电压峰值是多少？交越失真的时间段占正弦波周期的几分之几？如果输出电压的峰值减少到输入的一半，那么负载电阻的值是多少？



图 P14.11

14.12 考虑由互补 BJT 组成的 B 类输出级电路，忽略有限值 V_{BE} 和 V_{CEsat} 的影响。当电源电压等于±10 V、负载电阻是 100 Ω的时候，可以得到的最大正弦输出功率是多少？电源提供的功率是多少？功率转换效率又是多少？如果输出信号的幅度只有一半，求输出功率、电源提供的功率和功率转换效率。

D14.13 B 类输出级的电源电压是±5 V。假设晶体管是理想的，当功率转换效率达到最大的时候，输出电压是多少？当晶体管的功耗达到最大的时候，输出电压又是多少？如果每个输出晶体管标定的功耗是 1 W，安全系数可以放大 2 倍，电路始终是满电压输出，那么可以承受的负载电阻的最低值是多少？如果是半电压输出，允许的最小负载电阻是多少？每一种情况下最可能得到的输出功率是多少？

D14.14 如果要求 B 类输出级电路能够向 16 Ω的负载提供 100 W 的平均功率。电源电压至少要比正弦输出电压的峰值高 4 V，确定所需要的电源电压值（各方向上最接近的电压值），每个电源所提供的电流峰值，总电源功率和功率转换效率。确定正弦信号输入时每一个晶体管的最大功耗。

14.15 由 BJT 构成的 B 类输出级电路在负载 R_L 上得到的方波输出电压的幅度是 $\hat{V}_o$，直流电源电压是±V_{SS}，忽略有限值 V_{BE} 和 V_{CEsat} 的影响，确定负载功率、电源功率和功率转换效率、可以达到的最大功率转换效率以及相应的 $\hat{V}_o$ 电压值。确定晶体管的功耗达到最大时 $\hat{V}_o$ 的值以及相应的功率转换效率。

14.4 节：AB 类输出级

D14.16 设计由 BJT 晶体管组成的 AB 类输出级电路的静态电流，要求在 v_I 等于 0 附近的小信号电压增益满足负载电阻大于 100 Ω、增益大于 0.99 V/V 的要求。假设 BJT 的电压 V_{BE} 在 100 mA 时是 0.7 V，确定所需要的偏置电压 V_{BB}。

D14.17 AB 类输出级电路由 MOS 晶体管组成，晶体管的参数为：$|V_t|=1\text{ V}$，$\mu C_{ox}W/L=200\text{ mA/V}^2$，求晶体管两个栅极之间的偏置电压 V_{GG}，使得增量输出电阻在静态时能够减小到 10 Ω。

*14.18 某 AB 类输出级类似于图 14.11 所示的电路，但是采用单电源供电，电源电压是+10 V，偏置电压 V_l = 6 V，输出信号经耦合电容送至 100 Ω的电阻上。设晶体管在电流为 1 mA 时的电压$|V_{BE}|$为 0.7 V，偏置电压 V_{BB}= 1.4 V，求得到的静态电流。如果输出信号发生阶跃跳变（从 0 V 跳到–1 V），需要的输入阶跃信号是多少？假设晶体管的饱和电压等于 0，求最大可能的正向和负向阶跃输出。

14.5 节：AB 类电路的偏置

D14.19 考虑图 14.14 所示的二极管偏置 AB 类电路，设 $I_{\text{BIAS}}=100\,\mu\text{A}$，求保证输出电阻为 10 Ω或更小的输出晶体管（与偏置晶体管相比）的相对尺寸（n）。

D*14.20 AB 类输出级采用两个二极管偏置网络，如图 14.14 所示，二极管的结面积和输出晶体管相同。设 $V_{CC}=10\text{ V}$，$I_{\text{BIAS}}=0.5\text{ mA}$，$R_L=100\,\Omega$，$\beta_N=50$，$|V_{CEsat}|=0\text{ V}$，求得到的静态电流。输出电压正向和负向可能的最大值是多少？为使正向和负向的输出信号峰值相等，在偏置电流 I_{BIAS} 不变的情况下，要求 β_N 的值是多少？如果 β_N 保持 50 不变，要求偏置电流 I_{BIAS} 的值是多少？对这个值，I_Q 应为多少？

**14.21 AB 类输出级采用的是两个二极管的偏置网络，如图 14.14 所示，二极管的结面积和输出晶体管相同。在室温为 20℃的时候，静态电流是 1 mA，$|V_{BE}|=0.6\text{ V}$。由于制造时的失误，连接输出晶体管和偏置二极管之间的热耦合被省略了。当电路开始工作后，输出晶体管的温度上升到 70℃，而偏置二极管的温度仍然维持在 20℃。如果每一个二极管的 V_{BE} 保持不变，则输出晶体管的静态电流在增加。为了计算新的电流值，考虑两个因素：I_S 按照 14%/℃增加，V_T 按照 $V_T=kT/q$ 变化，其中 $T=[273℃+\text{摄氏温度（℃）}]$，只在 $T=$ 20℃的时候，$V_T=25\text{ mV}$。当然，我们可以假设 β_N 是常数，该假设基于这样的事实，即 β 随温度增加但是随电流减少（参见图 5.22）。求新的 I_Q 的值。如果电源电压是±20 V，增加的功耗是多少？如果发生了热失控，且输出晶体管的温度按照每增加 1 W 功耗，温度升高 10℃的规律变化，升高的温度是多少？电流增大为多少？

D14.22 图 P14.22 所示的是由 MOSFET 组成的 AB 类输出级电路。设所有晶体管的参数的关系为：$|V_t|=1\text{ V}$，$k_1=k_2=nk_3=nk_4$，其中 $k=\mu C_{ox}W/L$ 是晶体管的跨导工艺参数，且 $k_3=2\text{ mA/V}^2$。当 $I_{\text{BIAS}}=100\,\mu\text{A}$，$R_L=1\text{ k}\Omega$ 时，求使得在 0 附近的小信号电压增益为 0.99 V/V 的 n 值，并求相应的电流 I_Q 的值。

D14.23 重复例题 14.3，此时输出电流的正峰值是 200 mA，采用相同的安全区域。你选择的电阻 R_1 和 R_2 的值是多少？

**14.24 设计一个 V_{BE} 电压倍增器，电阻均相同，端电流为 1 mA，其中有一半的电流流进偏置网络，最初的设计基于 $\beta=\infty$ 和 1 mA 电流上的 $V_{BE}=0.7\text{ V}$。

（a）求所需要的电阻值和端口电压。

（b）当端电流增加到 2 mA 的时候，求



图 P14.22

端口电压，假设 $\beta=\infty$。

（c）如果端电流增加到 10 mA，重复（b）。

（d）采用更实际的 $\beta=100$ 的值，重复（c）。

14.6 节：BJT 功率管

D14.25 有一个晶体管工作在环境温度为 30℃、集射极电压为 20 V 的情况下，热阻 $\theta_{JA}=2℃/W$。长时间工作要求最高结温是 130℃，求相应的晶体管的功耗。集电极电流的最大平均值是多少？

14.26 某晶体管在 25℃时的功耗是 200 mW，最大结温是 150℃。求它的热阻。如果工作在 70℃的环境温度下，那么它的功耗应该是多少？如果环境温度为 50℃时晶体管的功耗是 100 mW，求此时的结温。

14.27 某功率管工作在 50℃的环境温度下，平均射极电流是 3 A，功耗为 30 W。如果已知晶体管的热阻低于 3℃/W，预计最大结温是多少？如果结温为 25℃，加入 3 A 的射极脉冲电流，测得电压 V_{BE} 是 0.80 V，那么在正常情况下，你预计的平均的 V_{BE} 值是多少？（利用温度系数–2 mV/℃。）

14.28 在例题 14.4 的晶体管某种特殊应用中要求其具有极高的可靠性。为了增加可靠性，最大结温限制在 100℃，这种条件下将得到哪些结果？

14.29 功率管的最高结温是 130℃，晶体管工作的时候有散热器。现在发现外壳的温度是 90℃。外壳和散热器焊接在一起，它们的热阻分别是 $\theta_{CS}=0.5℃/W$ 和 $\theta_{SA}=0.1℃/W$。如果环境温度是 30℃，晶体管的功耗是多少？晶体管从结到外壳的热阻 θ_{JC} 是多少？

14.30 功率管的 $T_{Jmax}=180℃$，在外壳温度为 50℃的时候，功耗为 50 W。如果它和散热器连接，填充的绝缘垫圈的热阻是 0.6℃/W，求保证功耗为 30 W 时也能安全工作的散热器温度。如果环境温度是 39℃，需要的散热器的热阻是多少？如果散热器是铝挤压成鳍片状结构的那一种，它的热阻在静止空间每单位厘米的值是 4.5℃/W，问这样的散热器需要多长？

14.31 某 *npn* 功率管工作在 $I_C=10$ A 的电流下，它的基极电流是 0.5 A，基极增量输入电阻是 0.95 Ω，问电阻 r_x 的值是多少？（在高电流下，$n=2$。）

14.32 测得某 *npn* 功率管在 $I_C=5$A、发射结电压为 1.05 V、基极电流为 190 mA 时的基极扩散电阻（r_x）等于 0.8 Ω。假设工作电流很大时的 $n=2$，如果工作电流 $I_C=2$ A，预计发射结电压是多少？

14.7 节：各种不同结构的 AB 类电路

14.33 利用练习 14.11 的结果，求图 14.24 所示电路在以下情况下的输入电流：$v_I=0$，±10 V，负载电阻为无穷大和 100 Ω。

D***14.34 考虑图 14.24 所示的电路，晶体管 Q_1 和 Q_2 是匹配管，晶体管 Q_3 和 Q_4 也是匹配管，但是结面积是另一对晶体管的 3 倍。设 $V_{CC}=10$ V，求电阻 R_1 到 R_4 的值，使得 $v_I=+5$ V（负载的要求）的时候，晶体管 Q_3 和 Q_4 中流过的基极电流至少要为 10 mA，晶体管 Q_1 和 Q_2 中的电流变化最多为 2∶1，Q_3 和 Q_4 在没有负载时静态电流为 40 mA；$\beta_{1,2}\geqslant150$，$\beta_{3,4}\geqslant50$。射极跟随器由不带电阻的源驱动，在输入电压 0 V 附近，求整个射极跟随器的输出电阻。若输入电压是+1 V，负载电阻是 2 Ω，得到的输出电压是多少？设 Q_1 和 Q_2 在 10 mA 电流下的 $|V_{BE}|$ 是 0.7 V，$n=1$。

14.35 某电路与图 14.24 所示相似，四个匹配晶体管在 10 mA 电流下的$|V_{BE}|$是 0.7 V，$n=1$，$\beta \geqslant 50$。电阻 R_1 和 R_2 被 2 mA 的电流源取代，$R_3=R_4=0$。求输出晶体管的静态电流。流过输入晶体管的基极电流是多少？电流在哪里流动？如果 β 偏差 10%，求净输入电流（失调电流）。当负载电阻 $R_L=100\,\Omega$ 的时候，求输入电阻和小信号电压增益。

14.36 由两个 *npn* 晶体管复合成一个达林顿管，已知每一个晶体管的参数为 $\beta \geqslant 50$，$n=1$，在 1 mA 的电流下，$V_{BE}=0.7$ V。当复合管的工作电流是 10 mA 时，求 $\beta_{eq}, V_{BEeq}, r_{\pi eq}, g_{meq}$。

14.37 考虑如图 P14.37 所示的电路，其中晶体管的 $V_{BE}=0.7$ V，$\beta=100$，求 $i_c, g_{meq}, v_o/v_i, R_{in}$。

**14.38 考虑如图 P14.38 所示的电路，BJT 晶体管的参数如下：$\beta_P=10$，$\beta_N=100$，$|V_{BE}|=0.7$ V，$|V_A|=100$ V。



图 P14.37



图 P14.38

（a）求每一个晶体管的集电极电流和电压 V_C 的值。

（b）用混合π模型代替每个晶体管，证明：

$$\frac{v_o}{v_i} \simeq g_{m1}[r_{o1} \parallel \beta_N (r_{o2} \parallel R_f)]$$

（c）求 v_o / v_i 和 R_{in} 的值。

D**14.39 考虑图 14.27 所示的复合管 AB 类输出级电路，其中晶体管 Q_2 和 Q_4 是匹配管，在电流为 10 mA 时，$V_{BE}=0.7$ V，$\beta=100$，晶体管 Q_1 和 Q_5 在电流为 1 mA 时的电压 $V_{BE}=0.7$ V，$\beta=100$，晶体管 Q_3 在电流为 1 mA 时的电压 $V_{EB}=0.7$ V，$\beta=10$。所有晶体管的 $n=1$。设计一个电路，使得流过晶体管 Q_2 和 Q_4 的静态电流为 2 mA，电流 I_{BIAS} 是晶体管 Q_1 基极电流的 100 倍，晶体管 Q_5 流过的电流是相关电阻的 9 倍。求输入电压的值，要求在 1 kΩ的负载电阻上产生±10 V 的输出电压。设电源电压 V_{CC} 为 15 V。

14.40 在晶体管 Q_5 的尺寸增大 10 倍、其余条件都不变的情况下，重复练习 14.13 的内容。

14.41 在输出电流的限幅值和正常峰值分别为 50 mA 和 33.3 mA 的情况下，重复练习 14.13 的内容。

D14.42 考虑如图 P14.42 所示的电路，其工作原理类似于图 14.28 所示的电路，当输出短路时可以限制流过晶体管 Q_3 的电流。该电路还有另外一个好处，即检测电流变化的电阻 R 没有直接出现在输出端。求电阻 R 的值，该值使得输出电流达到 150 mA 时晶体管 Q_5 导通，

并吸收全部 $I_{BIAS}=2$ mA 的电流。对晶体管 Q_5，有 $I_S=10^{-14}$ A，$n=1$。如果正常的输出峰值电流是 100 mA，求电阻 R 上的压降以及 Q_5 的集电极电流。

D14.43 考虑图 14.29 所示的热停止电路。在 25℃时，齐纳二极管 Z_1 的稳压值是 6.8 V，温度系数 TC = 2 mV/℃，BJT 晶体管 Q_1 和 Q_2 的电压 V_{BE} 在 100 μA 时均为 0.7 V，其温度系数 TC = –2 mV/℃。设计一个电路，要求在 125℃时流过晶体管 Q_1 和 Q_2 的电流是 100 μA。25℃时晶体管 Q_2 中流过的电流是多少？



图 P14.42

14.8 节：集成功率放大器

D14.44 在图 14.30 所示的功率放大器电路中有两个电阻对整个电压增益的控制起到了很重要的作用，是哪两个电阻？哪个电阻独自控制增益？哪个电阻既影响直流电平又对增益有影响？考虑一种新的设计方案，要求输出直流电平接近于 $\frac{1}{3}V_S$（不是接近于 $\frac{1}{2}V_S$），增益为 50（与以前一样），问需要做哪些调整？

14.45 考虑图 14.30 所示的前端电路，当 $V_S=20$ V 的时候，近似求解晶体管 Q_1 到 Q_6 的偏置电流。假设 $\beta_{npn}=100$，$\beta_{pnp}=20$，$|V_{BE}|=0.7$ V，求输出端的直流电压。

*14.46 假设图 14.30 所示电路的输出电压信号接地（这样反馈就不起作用了），求差模和共模输入电阻（为达到此目的，不包含电阻 R_4 和 R_5）。设 $V_S=20$ V，$\beta_{npn}=100$，$\beta_{pnp}=20$。再求从输入端到第一级输出端（晶体管 Q_4 和 Q_6 的集电极及晶体管 Q_{12} 的基极）之间的互导。

14.47 采用 LM380 功率放大器驱动 8 Ω的扬声器，要求晶体管可能的最大功耗为 1.5 W。利用图 14.32 所示的曲线确定电源电压的最大可能值（只用给定的曲线，不必延伸）。如果最大允许的 THD 为 3%，可能的最大负载功率是多少？将此功率输送到负载上，得到的输出正弦电压的峰–峰值是多少？

14.48 考虑一个 LM380 功放，假设放大器工作时的电源电压是 20 V，第一级的互导是 1.6 mA/V，求单位增益带宽 f_t。由于闭环增益近似为 50 V/V，求 3 dB 带宽。

D14.49 考虑图 14.33 所示的功率运算放大器输出级，设电源电压为±15 V，设计一个电路，使得输出电压达到±11 V 或更高，电流达到±20 mA，其中主要电流由晶体管 Q_3 和 Q_4 提供，晶体管 Q_5 和 Q_6 提供其中的 10%，满电压（+11 V）输出时的电流峰值为 1 A。采用原先的设计参数，所有晶体管的 $\beta=50$，晶体管在其电流上的电压 $|V_{BE}|=0.7$ V，$R_5=R_6=0$。

14.50 某电路如图 P14.50 所示，假设所有晶体管的 β 值都很大，证明 $i_O=v_I/R$。[该电压–电流转换电路是电流传送机模块电路的一种应用，参见 Sedra 和 Roberts(1990)。] 当 $\beta=100$ 的时候，求得到的电流 i_O 比理想情况下的值所低的百分比？

D14.51 求图 14.34 所示桥式放大器电路中的电阻 R_2 和 R_4 的值，要求得到的总电压增益为 10，设电阻 $R_1=R_3=10$ kΩ。

D14.52 图 P14.52 所示是另一种结构的桥式放大器，具有高输入电阻。[注意，该电路与图 2.20(b) 所示的仪表放大器的前端电路很相似。]求电压增益 v_O/v_I。当运算放大器（电源电压为±15 V）

的输出限幅为±13 V 时，问负载电阻 R_L 上的最大正弦电压是多少？使用 1 kΩ的电阻作为最小电阻，求满足增益 v_O / v_I =10 V/V 的电阻值。



图 P14.50



图 P14.52

14.9 节：MOS 功率晶体管

14.53 某 DMOS 功率管的参数为：$C_{ox} = 400\ \mu\text{F/m}^2$，$V_t = 2\ \text{V}$，$W = 10^5 \mu\text{m}$，在电压 $v_{GS} = 5\ \text{V}$ 时载流子速度饱和。利用式（14.46）和式（14.47），求 L 的表达式以及该晶体管的 L 值。当漏极电流为何值时速度开始饱和？硅的电参数为：$U_{\text{sat}} = 5\times10^6\ \text{cm/s}$，$\mu_n = 500\ \text{cm}^2/\text{V}$，大电流时的晶体管跨导 g_m 等于多少？

D14.54 考虑图 14.38 所示的 AB 类输出级放大器，已知 $|V_t| = 2\ \text{V}$，$\mu C_{ox} W/L = 200\ \text{mA/V}^2$，$\beta$ 值很大，$|V_{BE}| = 0.7\ \text{V}$，$I_{QN} = I_{QP} = I_R = 10\ \text{mA}$，$I_{\text{BIAS}} = 100\ \mu\text{A}$，$I_{Q5} = I_{Q6} = I_{\text{BIAS}}/2$，$R_2 = R_4$，电压 V_{BE} 的温度系数为−2 mV/℃，V_t 的温度系数在低电流区是−3 mV/℃。求电阻 R，R_1，R_2，R_3 和 R_4 的值。假设晶体管 Q_6，Q_P 和 Q_N 之间有热耦合。（电阻 R_G 通常在 100 Ω左右，用于抑止高频寄生振荡。）

附录 A　VLSI 制造技术

引言

本附录的目的是使读者熟悉 VLSI（超大规模集成电路）的制造技术，特别是 VLSI 的标准硅工艺过程，此处还提供了 CMOS 和 BiCMOS 工艺制造的晶体管的性能参数。特别是对集成电路设计和分立元件电路设计的不同之处给予了讨论。为了充分有效地使用好集成器件，设计者应该注意克服器件参数方面的限制（比如容差很差），而且应该学会利用集成器件的优点（比如匹配性很好）。充分理解器件的性能特点是设计一个好的 VLSI 芯片和专业集成芯片（ASIC）必备的要求。而且对器件的深刻理解在选用集成芯片完成系统设计时也是很有帮助的。

本附录只考虑硅工艺技术。虽然砷化镓（GaAs）也可用于实现 VLSI 芯片，但是硅（Si）用得更为普遍，而且其性价比具有很大的折中范围。近年来在 SiGe 和应变硅技术上的发展进一步巩固了基于硅的集成工艺技术在微电子工业未来几年中的发展地位。

硅是一种非常丰富的资源，通常以沙石的形式呈现。采用已经完整建立起来的提纯和晶体生长技术可得到制作精良的硅。硅还具有制造电特性优良的有源器件所需的物理特性。此外，硅很容易被氧化，形成极好的绝缘体——SiO_2（玻璃）。该氧化物对制作电容和 MOSFET 很有用。它还可以作为扩散阻挡物，阻止不需要的杂质扩散到高纯度的硅材料附近。硅氧化物的掩蔽特性使得硅的电特性在预定义区域比较容易改变，从而可以把有源和无源器件制造在同一块材料（或衬底）上，利用金属层（类似于印刷线路板上采用的）实现元件内部的连接可产生所谓的单片集成芯片，这种芯片实质上是一个单片材料。

A.1　IC 制造步骤

IC 制造的基本步骤将在下面几个子小节中叙述。其中有一些步骤在不同的组合和不同的处理条件下，在整个制造过程中会重复实施许多次。

A.1.1　晶圆准备

制造现代集成电路的原材料是纯度非常高的硅。它被制成单晶体的硅棒，其形状是直径为 10 cm 到 30 cm 的固态圆柱体（见图 A.1），呈铁灰色，长为 1 m 到 2 m。该硅棒然后被切割（像一条面包）成厚度为 400μm 到 600μm（1μm 为 1×10^{-6}m）的晶圆。晶圆的表面要进行抛光处理，采用化学和机械抛光（CMP）技术将表面抛光成镜面。半导体制造商一般都会向供货商购买制作好的硅晶圆，很少从制作硅棒开始。

晶圆的电特性及机械特性与晶面的方向及杂质的浓度和类型有关。在晶体生长过程中必须对这些可变参数进行严格控制，受控的杂质可以被加到纯硅中，这个处理过程也叫掺杂。这样做的结果可以改变硅的电特性，比如电阻率。另外也可以控制导电的载流子的性质，这些载流子既可以是空穴（在 p 型硅中），也可以是自由电子（在 n 型硅中），它们可以导电。如果加入了大量的杂质原子，这时的硅就称为重掺杂（比如浓度大于 10^{18} 原子/cm^3）。当要标定半导体器件的相对掺杂浓度时，我们可以加上“+”号或“–”号，重掺杂（低电阻率）的 n 型硅晶圆通常用 n+表示，

而轻掺杂的区域则用 *n*–表示。控制硅中的杂质类型和浓度的能力是形成二极管、晶体管和电阻的灵活集成形式的重要环节。



图 A.1　硅棒和晶圆片

A.1.2　氧化

氧化是指硅和氧气进行的化学反应，得到的是二氧化硅（SiO_2）。为加速反应过程，必须使用特殊的极其干净的高温炉（比如 1000℃~1200℃）。为了避免杂质（即使量很小也会严重影响硅的电特性）进入，必须保持在非常干净的环境中完成氧化反应。这个要求适用于集成芯片制造的每一个步骤。特别是制造场地都安装了空气循环过滤装置，所有相关人员都必须穿上特殊的防尘服。

参与反应的氧气可以是高浓度的气体形式（这个过程也称为“干氧化”），也可以是蒸气的形式（“湿氧化”）。通常，“湿氧化”具有较快的反应速度，但是“干氧化”的电特性更好。任何一种情况下得到的热生长氧化层的绝缘电特性都极好。SiO_2 的电介质强度是 10^7 V/cm，介电常数是 3.9，它可以成为非常好的电容器。如前所述，二氧化硅可以作为很好的掩膜以抵御杂质的入侵，因此杂质只能扩散到硅片上没有覆盖氧化物的特定区域中去。掩膜特性是大量生产 VLSI 器件的必备要求之一。

二氧化硅是一种很薄的透明薄膜，硅表面的反射率很高。当有一束白光照射到已经氧化了的晶圆表面时，会产生某一种特定颜色的反射光。反射光的波长取决于氧化层的厚度，事实上，人们是根据晶圆表面反射光的颜色来确定氧化层厚度的。同样的原理还被应用在精密的光学测量仪器上以测量薄膜的厚度。在晶圆处理过程中会有不同区域具有不同氧化层厚度的情况，由于相应的反射光也十分明显，所以人们用眼睛就能很快分辨出晶圆厚度的变化。

A.1.3　扩散

扩散是指原子从高浓度区域通过半导体晶体移动到低浓度区域的过程。该过程与一滴墨水滴到一杯水中的扩散过程相同，只是在固体里的扩散过程相当慢。在制造过程中，可通过把杂质原子（杂质）扩散到硅材料中的方法来改变材料的电阻率。硅中杂质扩散的速度与温度有密切的关系。通常，扩散是在高温下（1000℃~1200℃）进行的，这样可以得到所需的杂质分布曲线。当晶圆的温度降到室温时，杂质就基本被“冻结”在所处的位置上。扩散过程在高温炉中完成，这与氧化过程很相似。杂质扩散到硅中的深度和扩散时的温度以及扩散时间的长短有关。

最常用的杂质材料是硼、磷和砷。硼是 *p* 型杂质，而磷和砷都是 *n* 型杂质。这些杂质都可以有效地被很薄的二氧化硅层掩蔽。如果在 *n* 型衬底中再扩散硼，就可以产生 *pn* 结（二极管）了。如果杂质浓度相当高，扩散层同样也可以作为导体来使用。

A.1.4　离子注入

离子注入是另外一种把杂质原子加到半导体晶体中的方法。离子注入器可产生所需的离子，并在电场的作用下对离子进行加速，使这些离子去碰撞半导体的表面，因此这些离子就会嵌入到晶体的晶格结构中。离子穿透晶体的深度与离子束的能量有关，该能量受电场加速器电压的控制。

注入的离子数量可以通过改变波束电流（离子的流动）来控制。由于电压和电流的控制可以做得非常精确，因此离子注入方法得到的杂质浓度分布要比扩散方法得到的精确得多。此外，离子注入技术可以在室温下实现，对器件的杂质分布要求比较精确的时候，一般采用离子注入技术。

A.1.5 化学气相沉积

化学气相沉积（CVD，chemical-vapor deposition）是硅和气体或者蒸气进行化学反应并在衬底上产生固态物质的过程。CVD 可以用于在硅衬底上沉积多种物质，例如 SiO_2，Si_3N_4 和多晶硅。比如允许硅烷和氧气在硅衬底上进行反应，最终的产品（二氧化硅）就会以固态薄膜的形式沉积在晶圆硅的表面。采用 CVD 方法得到的氧化层的电特性不如热生长氧化方法得到的好，但是作为电绝缘材料还是绰绰有余的。CVD 方法的好处在于氧化物沉积的速度很快，而且可以在低温下实现（低于 500℃）。

如果单独使用硅烷气体，那么晶圆表面沉积的就是一层硅。如果反应时的温度足够高（超过 1000℃），则沉积层是晶体层（假设有暴露的晶体硅）。这层物质也叫外延层，相应的沉积过程也称为外延生长，不用 CVD 表示。在温度较低或者衬底表面不是单晶硅的情况下，原子是不会沿着相同的晶格方向排列的，这层物质就叫多晶硅，因为它由许多很小的晶体硅组成，且各个晶体硅的晶格方向是任意的。

A.1.6 金属化

金属化的目的是在各个不同的元件之间实现内部连接，形成所需要的集成电路。金属化包括整个硅表面最初的金属沉积，内部连接是有选择地进行刻蚀后完成的。金属层正常情况下是通过溅射的过程沉积下来的。一片纯度很高（例如 99.99%）的铝片被放置在氩离子枪下，氩离子枪被置于真空箱中。晶圆也同样被放置在箱内的靶子上，氩离子不与金属发生作用，因为氩气是惰性气体，但是它的离子会轰击靶子并逐个敲击出金属原子，这些金属原子会充满整个真空箱，其中也包括晶圆的表面。金属膜的厚度可以通过溅射时间的长短加以控制，通常的溅射时间是 1 分钟到 2 分钟。

A.1.7 光刻

不同集成元件的几何表面被定义为照相版图。首先用旋转涂抹技术在晶圆表面覆盖上一层感光层（也叫光致抗蚀剂或光阻），然后放上带有图形的感光板（比如，带有铬图案的石英板），在紫外线的照射下，感光板会有选择地根据图形曝光光阻材料，被曝光的光阻材料会变软（对正光阻而言），然后利用化学显影剂把已曝光的这层材料去掉，结果掩膜图形就出现在晶圆上。利用这种技术可以非常精确地划定表面的几何形状。光刻技术需要用到 VLSI 制造工艺中一些最昂贵的设备。现在，我们已经接近了光刻工艺的物理极限。利用深紫外线和电子束技术确定的图形能够达到 50 nm，但是要得到更小的几何尺寸，一定要采用另外的技术。

带图形的光阻层还可以有效地作为掩膜来屏蔽化学刻蚀和离子刻蚀过程中带来的杂质，采用刻蚀技术可以有选择地去除相应的二氧化硅、氮化硅、多晶硅和金属层。刻蚀程序完成后，光阻层会被去除，从而留下永久的图形，这些图形在硅芯片的表面形成光掩膜图像。

光刻过程极具挑战性，许多掩膜层（在先进的 VLSI 制造工艺过程中一般会超过 20 层）必须很精确地一层一层放置，它的精确度要比相应的掩膜图形的最小尺寸还要高，这个要求使光刻设备中机械和光学之间具有更紧密的约束关系。

A.1.8 封装

已经完成的晶圆上一般都含有几百个甚至更多的电路或者芯片，每个芯片含有的晶体管数量

从 10 个到 10^8 个不等。芯片的形状是矩形，典型尺寸是 1 mm × 10 mm。电路首先要经过电测试（电路仍然在晶圆上），采用的方法是自动探针测试，性能不好的电路会被检测出来，然后电路被一个一个地分开（切割），好的电路（也称为裸片）被装配在一个封装块中，这样的 IC 封装例子见图 A.2。性能很好的导线通常被用于连接封装的管脚和裸片上的金属层。最后在真空或者惰性气体中用塑料和环氧树脂把封装块封起来。



图 A.2　（a）双列 8 管脚塑料封装 IC 芯片（DIP）；（b）16 管脚表面贴片封装芯片（SOC），显示的比例要比（a）的大

A.2　VLSI 工艺

早期的集成工艺制造以双极型技术为主，但是到了 20 世纪 70 年代后期，金属–氧化物–半导体（MOS）技术在 VLSI 制造过程中逐渐被人们所重视。原因是它的集成度很高，功耗很小。从 20 世纪 80 年代早期开始，互补 MOS（CMOS）技术迅速发展起来，并几乎完全成为 VLSI 的主宰。而双极型技术则成为具有特殊功能的芯片，成为一种在数字的高速模拟和射频电路中使用的技术。在 20 世纪 80 年代后期，CMOS 工艺继续流行并且与双极型晶体管融和在一起，产生了高性能的双极型 CMOS（Bi-CMOS）制造工艺，它结合了两种技术的优点。但是 BiCMOS 工艺过程很复杂，代价也很大，因为该技术每实现一步，往往至少需要 15 层到 20 层掩膜，而标准 CMOS 工艺只需要 10 层到 12 层掩膜。

CMOS 工艺和 BiCMOS 工艺的持续发展提供了很好的版图解决方案。但是工艺技术和半导体特性的最基本限制还是提出了这样的需求：需要对其他材料进行研究。现在已经出现了硅锗（SiGe）和应变硅技术，它可与现存的基于硅的 CMOS 工艺兼容，同时还能提高性能。

在接下来的几个子小节中，我们依次介绍现代 IC 制造技术的三个方面的内容：典型的 CMOS 工艺流程、集成元件的性能以及包含双极型晶体管的 BiCMOS 工艺。

A.2.1　*n* 阱 CMOS 工艺

根据所选定的起始材料（衬底），CMOS 工艺过程可以被定义为 *n* 阱、*p* 阱和双阱，其中双阱既是最复杂也是最优的和最灵活的。除此以外，许多先进的 CMOS 工艺还采用了沟道绝缘和绝缘层覆硅（SOI）技术，从而可以减小寄生电容（为达到高速的目的），提高封装密度。

为简单起见，我们选择 *n* 阱 CMOS 工艺进行讨论。做这种选择的另外一个好处是它可以很容易地转到 BiCMOS 工艺上。图 A.3 给出了该工艺的典型流程，该流程最少需要 7 个掩膜层。但是，实际上大多数 CMOS 工艺流程还需要另外再增加几层，比如用于避免锁定的 *n* 和 *p* 保护层，与电容有关的第二多晶硅层，以及用于内部高密度连接的多层金属层。加上这些工艺流程，整个掩膜层将增加到 15 层到 20 层。

(a) 定义 *n* 阱扩散（掩膜#1）



(b) 定义有源区域（掩膜#2）



(c) LOCOS 氧化



(d) 多晶硅栅极（掩膜#3）



(e) *n*+扩散（掩膜#4）



(f) *p*+扩散（掩膜#5）



(g) 接触孔（掩膜#6）



(h) 金属化（掩膜#7）



图 A.3 典型的 *n* 阱 CMOS 工艺流程：（a）定义 *n* 阱扩散（掩膜#1）；（b）定义有源区域（掩膜#2）；（c）LOCOS 氧化；（d）多晶硅栅极（掩膜#3）；（e）*n*+扩散（掩膜#4）；（f）*p*+扩散（掩膜#5）；（g）接触孔（掩膜#6）；（h）金属化（掩膜#7）

n 阱工艺的起始材料是 *p* 型衬底，首先进行的是 *n* 阱扩散［见图 A.3（a）］，这是放置 *p* 型 MOSFET 所必需的。厚的二氧化硅层被刻蚀掉后会露出进行 *n* 阱扩散的区域。没有露出的地方能够防止 *n* 型杂质磷的进入。通常，进行深度扩散需要用磷来完成，因为磷的扩散系数很大，扩散进入衬底的速度要比砷快。

第二步是确定有源区（放置晶体管的区域），采用的技术是本地氧化（LOCOS）。一层氮化硅（Si_3N_4）被沉积在表面，它和先前的 *n* 阱区域有对应的位置图形关系［见图 A.3（b）］，覆盖上氮化硅的区域不会被氧化。经过一段长时间的氧化过程后，一层很厚的氧化层就会出现在晶体管之间［见图 A.3（c）］，这层厚氧化层用于实现晶体管之间的隔离，同时保证在二氧化硅层上面形成内部连接层，从而避免了在硅表面产生导电沟道。

下一步是形成多晶硅栅极［见图 A.3（d）］，这是 CMOS 工艺中非常关键的一步。有源区的薄二氧化硅层首先被浸蚀掉，然后再生长一层薄的高质量的栅极氧化物。现在的 0.13μm 和 0.18μm 工艺中，二氧化硅层的厚度只有 20 Å 和 50 Å（1 Å = 10^{-8} cm）。接下来再确定区域沉积多晶硅层，通常情况下掺入砷（*n* 型）。这一步必须要进行光刻，因为最好的解决方案要求产生的 MOS 管的沟道长度应尽可能短。

多晶硅栅极是自对准结构，比过去的金属栅极结构要好。掺入浓度很高的砷可形成 *n* 型-MOS 管的 *n*+源区和漏区。多晶硅层对掺入的杂质还起到了阻碍作用，可以保护沟道区域。光阻材料［见图 A.3（e）］覆盖在需要形成 *p* 型 MOSFET 的区域，厚氧化层阻止了杂质的扩散，防止在有源区域外形成 *n*+区。在 *p* 型 MOSFET［图 A.3（f）］的 *p*+硼扩散形成源区和漏区的过程中，左边的光阻对 *n*+ MOSFET 起保护作用。两种情况下扩散形成的源区和漏区被沟道隔开，沟道长度由多晶硅栅极掩膜单独确定，因而成为自对准结构。

在开过孔前，需要用 CVD 方法在整个晶圆上产生一层厚的氧化层，因此需要先放置光掩膜以确定过孔的位置［见图 A.3（g）］，然后进行干（或湿）氧化蚀刻。接下来用蒸气或溅射方法在晶圆上形成一层薄薄的铝层，最后放置掩膜并蚀刻以形成内部连接［见图 A.3（h）］。

封装和连线之前的钝化流程没有在此描述。一般来说，还应在晶圆上覆盖一层厚 CVD 氧化物或玻璃，它们起保护层的作用。

A.2.2　集成元件

除了明显的 *n* 沟道和 *p* 沟道 MOSFET 以外，还有另外一些元件可以通过对掩膜层的操作得到。这些元件包括 *pn* 结二极管、MOS 电容和电阻。

A.2.3　MOSFET

n 沟道 MOSFET 的性能比 *p* 沟道 MOSFET 要好（见图 A.4）。*n* 沟道器件的表面电子迁移率是对应器件的空穴迁移率的 2~4 倍。当器件尺寸（*W* 和 *L*）相同时，*n* 沟道器件可提供更大的驱动电流（或者更小的导通电阻）和更高的跨导。

在设计集成电路时，MOSFET 通常是用开启电压和器件尺寸来确定特性的，*n* 沟道和 *p* 沟道器件的开启电压对特定工艺而言其幅度基本相同，但是跨导可以通过调整器件的几何尺寸（*W* 和 *L*）加以改变。这个特性不适合双极型晶体管，可见集成 MOSFET 电路的设计具有更大的灵活性。



图 A.4　*n* 沟道和 *p* 沟道 MOSFET 的横截面图

A.2.4　电阻

集成电阻的阻值不是很精确。它们可以来源于多种扩散区域，如图 A.5 所示。不同扩散区域具有不同的电阻率。*n* 阱通常用来形成中等阻值的电阻，而高掺杂的 *n*+区和 *p*+区则用来形成低阻值的电阻。确切的电阻值可以通过改变扩散区域的宽度和长度得到，电阻阻值的容差通常很差（为20%到 50%），但是两个阻值近似的电阻匹配起来的效果却很好（5%），因此电路设计者在设计电路的时候应该尽量选用匹配的电阻，避免采用具有确定电阻值的电阻。



图 A.5　利用典型 *n* 阱 CMOS 工艺得到的各种集成电阻的剖面图

所有的扩散电阻都被其反偏 *pn* 结相互隔离了，但是这些电阻都有一个很严重的缺点，即它们都伴有寄生结电容，从而严重影响了它们在高频时的应用。反偏 *pn* 结还呈现出 JFET 的效应，即当施加的电压发生变化时，电阻阻值也会发生变化（大电压系数是不希望出现的）。由于载流子的迁移率与温度有关，因此扩散电阻都具有一定的温度系数。

更有用的电阻采用在厚氧化物层上覆盖多晶硅层实现。薄多晶硅层提供了比较好的表面区域匹配，因而具有更精确的电阻比值。此外，多晶电阻和衬底是分开的，所以它的寄生电容和电压参数都相当小。

A.2.5　电容

利用 CMOS 工艺可以制造两种结构的电容：MOS 电容和多晶电容（也称 MIM——金属–绝缘体–金属电容）。它们的横截面结构如图 A.6 所示。中间的结构表示 MOS 栅极电容，它是 MOS 管最基本的栅源电容，其值取决于栅极的面积。氧化层的厚度等于 MOS 管中的栅极氧化

层的厚度，该电容表现出较大的电压依赖性。为了消除这种依赖性，可在电容的下极板再增加一层 *n*+杂质，如图中最右边的结构。两种电容都与衬底有物理接触，因此下极板都呈现出较大的 *pn* 结寄生电容。



图 A.6　利用 *n* 阱工艺得到的多晶和 CMOS 电容

多晶电容接近于理想电容的特性，但是需要在 CMOS 工艺中包括第二次多晶硅层的流程。由于电容放置在厚场氧化层的上面，因此寄生效应很小。

第三种（也是很少使用的）电容是结电容。任何反偏 *pn* 结的耗尽区如同位于 *p* 区和 *n* 区之间的电介质，电容量由几何尺寸和掺杂浓度确定，电压系数很大。这类电容通常作为调谐电路中的变容二极管（容量可变的电容），但是只能在反偏电压下工作。

MOS 电容和多晶电容的电容量可以控制在 1%以内。实际使用的电容的电容量在 0.5 pF 到几十 pF 之间。相同尺寸的匹配电容的电容量的偏差在 0.1%以内。这个特性对精密的模拟 CMOS 电路设计非常有用。

A.2.6　*pn* 结二极管

当 *p* 型和 *n* 型扩散区域紧邻在一起时就产生了 *pn* 结二极管。*n* 阱二极管是一种有用的结构，参见图 A.7。在 *n* 阱中制造的二极管的击穿电压非常大，是输入钳位电路用于防止静电放电的必备器件。作为片内温度传感器的二极管也很有用，它可以检测正向压降的变化。



图 A.7　利用 *n* 阱工艺得到的 *pn* 结二极管

A.2.7　BiCMOS 工艺

在 *n* 阱 CMOS 工艺流程中增加一次 *p* 型基区扩散（见图 A.8）就可以在 *n* 阱中集成纵向 *npn* 双极型晶体管。晶体管的特性取决于基区宽度和发射区面积。基区宽度由 *n*+和基区 *p* 扩散的深度差决定，发射区的面积由发射区 *n*+扩散形成的结面积决定。*n* 阱作为 *npn* 晶体管的集电极。*npn* 晶体管的典型 β 值在 50 到 100 之间，截止频率高于 10 GHz。

一般情况下，晶体管中有一层用于降低集电极串联电阻的 *n*+掩埋层，因为 *n* 阱的电阻率非常高，引入 *p* 型外延层将增加工艺的复杂度（多一道掩膜流程）。双极型晶体管的其他一些变化包括采用多发射极的结构和基极自对准来减小寄生效应。



图 A.8 BiCMOS 工艺的剖面图

A.2.8 横向 *pnp* 晶体管

大多数 BiCMOS 工艺都不能获得性能较好的 *pnp* 晶体管，这给电路设计在某种程度上带来了很大困难。但是，对要求不高的电路，寄生横向 *pnp* 晶体管还是可以用的（见图 A.9）。



图 A.9 横向 *pnp* 晶体管

这时的 *n* 阱就成为 *n* 型基区，其 *p*+扩散可得到发射区和集电区。基区宽度由两个分开的 *p*+扩散区确定。由于无法对集电结进行掺杂浓度分布曲线的最优化处理，所以得到的晶体管性能比较差，β 的典型值在 10 左右，截止频率也很低，原因在于基区宽度受到最小光刻尺寸的限制。

A.2.9 基区 *p* 电阻和夹层电阻

在 BiCMOS 工艺中再增加一次基区 *p* 扩散流程便可得到另外两种结构的电阻。基区 *p* 扩散用于形成简单的基区 *p* 电阻，如图 A.10 所示。由于基区的掺杂浓度相对比较低，结的深度值也适中，所以得到的阻值也属中等（几千欧）。如果要得到阻值很大的电阻，需采用基区夹层电阻。它的结构是：*p* 型基区被 *n*+扩散物占据了一部分，从而压缩了原来的导电通道。这样得到的电阻阻值一般在 10 kΩ到 100 kΩ之间。同我们前面讨论过扩散电阻一样，这种电阻的容差特性和温度特性都比较差，但是匹配性较好。



图 A.10 基区 *p* 电阻和基区 *p* 夹层电阻

A.2.10　硅锗 BiCMOS 工艺

随着无线应用的出现，人们对高性能、高速度的射频集成电路的需求在急速增加。但是由于材料本身物理特性的限制，以硅为主的集成工艺技术无法与昂贵的 III–V 复合技术（比如砷化镓）竞争。如果把锗（Ge）并入硅（Si）的晶面中且必须控制锗的总量（典型值不超过 15%摩尔），则这时的禁带宽度会发生变化。工程师们可以设定锗的浓度分布曲线，使禁带宽度从纯硅的区域向硅锗的区域逐渐下降。禁带宽度的下降使内建电场能够帮助载流子运动，因而提高了运行时的速度。硅锗双极型晶体管可以取得相当高的截止频率（比如，50 ~70 GHz），而且它的另外一个好处是硅锗工艺可以与现在的硅制造工艺兼容，从而保证芯片的性价比很高。

仅仅利用硅锗材料本身的特性还不够，双极型晶体管还在结构上做了一些修改以进一步降低寄生电容（对高速器件）的影响，提高注入效率（为了获得高增益）。对称的双极型器件的结构如图 A.11 所示。利用沟式隔离可以减小集电极位于 *n* 阱/*n*+掩埋层和 *p* 型衬底之间的边墙电容。发射结的尺寸和 *p*+基区接触区域的大小由自对准流程确定，目的是为了减小集电结（米勒）电容。这种类型的晶体管也称为异质结双极型晶体管（HBT），这是因为发射结是由两种不同材料组成的，发射区是多晶硅，基区是硅锗。异质结的注入效率要比同质结器件（传统的 BJT 器件）好很多，加上基区宽度只有 50 nm 左右，器件的电流增益很容易就能达到 100。另外，图 A.11 中没有画出的多层金属层可用于进一步减小器件尺寸和内连接电阻。所有这些器件性能都是硅锗材料速度性能的必要补充。



图 A.11　对称自对准异质结 *npn* 双极型晶体管剖面图

A.3　VLSI 版图

每一个设计好的电路图都必须转换成版图，即代表电路元器件和内部连接关系的几何尺寸图。当计算机辅助设计工具（CAD）出现以后，从电路图到版图转换的大多数步骤都以半自动或全自动方式实现。但是，任何一个好的混合信号 IC 设计者都必须有一点全定制版图的经验。我们用一个 CMOS 反相器版图来说明相应的转换步骤。

同印刷线路板需要减少交叉连线一样，电路首先要被平展和重画，以便消除所有交叉连线。每一个工艺步骤都由多个特定的掩膜层集合而成，在这个例子中，采用的是 7 层掩膜层。每一层都分配惟一的一种颜色并填充图形，从而可以在计算机屏幕和彩色打印图纸上加以识别和区分。我们以晶体管的放置作为开始。为便于说明（见图 A.12），*p* 型和 *n* 型 MOSFET 放置时的位置和电路图上的位置基本相似。实际上，电路设计者有很大的选择最有效面积的版图空间。MOSFET 的区域由有源区和“多晶硅 1”交叠层决定，MOS 管的沟道长度和宽度分别由“多晶硅 1”的条

形宽度和有源区的宽度确定。p 沟道的 MOSFET 被包围在 n 阱中。对复杂电路会使用多个 n 阱来放置不同组的 p 沟道 MOSFET。n 沟道 MOSFET 包含在 n+扩散掩膜层的里面，n+扩散形成源区和漏区，而 p 沟道 MOSFET 被包含在 p+扩散掩膜层内。放置过孔的区域要求与金属层相连接。最后，由“金属 1”层完成内部连接。



图 A.12　CMOS 反相器的电路图和版图

CMOS 反相器的相关横截面如图 A.13 所示，这是沿着 AA′平面看的图形。两个晶体管的多晶硅栅极连在一起，成为输入端 X；两个晶体管的漏极通过“金属 1”层连在一起，成为输出端 Y。n 沟道和 p 沟道 MOSFET 的源极分别接地（GND）和直流电源 V_{DD}。注意，相邻的 n+和 p+扩散区域采用邻接触方法，这样可以把 n 沟道和 p 沟道 MOSFET 的衬底电位设定在合适的电平上。



图 A.13　CMOS 反相器沿 AA′平面看的剖面图

当版图完成以后，电路必须采用合适的 CAD 工具进行验证，包括电路提取、设计规则检查和电路仿真。一旦验证通过，设计就被移交给掩膜制作设备完成下一步的制版工作。它是在玻璃或者石英照相底片上由图形生成器（PG 机器）一层接一层地画出几何图形，并使用不同的照相底片。当这些底片显影后，颜色较深的清楚的几何图形就出现在版图上了。图 A.14 给出的是 CMOS 反相器例子的一组照相底片。根据几何图形是作为窗口打开还是作为图形保留，决定是用“正”

还是用“负”图像（也就是图中“亮”和“黑”的区域）来表示底片。注意，这些掩埋层在处理时要顺序进行，每一步都必须在严格的容差范围内进行校准以形成晶体管和内部连接。当然，掩膜层数越多，校准的难度就越大。处理多掩膜层要求有更好的光刻设备，这样芯片占用的空间才会越小。然而每增加一层掩膜，就会反映在 IC 芯片的价格上，最终导致价格的增加。



（a）*n* 阱　（b）有源区　（c）多晶硅　（d）*n*+扩散

（e）*p*+扩展　（f）接触孔　（g）金属 1

图 A.14　*n* 阱工艺 CMOS 反相器的一组光掩膜。注意，每一次都需要一个单独的底片：（a），（d），（e）和（f）的黑区域是掩膜；（b），（c）和（g）的亮区域是掩膜

小结

- 本附录简要介绍了 VLSI 集成工艺流程的相关内容，包括元件的特性、工艺流程及版图。这些并不代表先进的 VLSI 工艺。感兴趣的读者可以查阅有关这一主题的书籍以了解更详细的内容。

附录 B　二端口网络参数

引言

本书的许多地方都用到了几种可能的表征线性二端口网络的参数。本附录是有关该主题的总结。

B.1　线性二端口网络的描述

二端口网络（见图 B.1）有四个端口变量：V_1，I_1，V_2 和 I_2。如果二端口网络是线性的，我们可以用两个变量作为激励，另外两个变量作为响应。比如：将端口 1 的电压变量 V_1 和端口 2 的电压变量 V_2 作为激励，另外两个电流 I_1 和 I_2 则表示该网络的响应。这里，V_1 和 V_2 是自变量，I_1 和 I_2 是因变量，网络的工作特性可以用以下两个方程描述：

$$I_1 = y_{11}V_1 + y_{12}V_2 \tag{B.1}$$

$$I_2 = y_{21}V_1 + y_{22}V_2 \tag{B.2}$$

这里的四个参数 y_{11}，y_{12}，y_{21} 和 y_{22} 都是导纳，它们的值完全描述了线性二端口网络的特性。

根据四个端口变量中的两个自变量的性质，即可得到一组描述网络特性的网络端口特性方程（以及相应的一组不同的网络参数）。下面我们将给出在电路里经常用到的四组参数。



图 B.1　线性二端口网络的四个端口变量的参考方向

B.1.1　y 参数

短路导纳参数（或 y 参数）是把端口电压 V_1 和 V_2 作为网络激励信号而得到的，如图 B.2（a）所示。式（B.1）和式（B.2）是相应的描述方程。四个导纳参数是根据它们在式（B.1）和式（B.2）中的作用来定义的。

具体而言，从式（B.1）中我们知道参数 y_{11} 定义为

$$y_{11} = \left.\frac{I_1}{V_1}\right|_{V_2=0} \tag{B.3}$$

即 y_{11} 是端口 2 短路时端口 1 的输入导纳，图 B.2（b）给出了定义的图解，同时也给出了测量输入短路导纳 y_{11} 的方法。

从式（B.1）我们可以得到 y_{12} 的定义如下：

$$y_{12}=\left.\frac{I_1}{V_2}\right|_{V_1=0} \tag{B.4}$$

即 y_{12} 表示从端口 2 到端口 1 的传输特性。由于在放大器中，端口 1 通常代表输入端，端口 2 通常代表输出端，因此参数 y_{12} 表示的是网络的内部反馈，图 B.2（c）给出了 y_{12} 的定义和测量的图解。

从式（B.2）我们可以得到 y_{21} 的定义如下：

$$y_{21}=\left.\frac{I_2}{V_1}\right|_{V_2=0} \tag{B.5}$$

即 y_{21} 表示从端口 1 到端口 2 的传输特性，如果端口 1 是放大器的输入端，端口 2 是放大器的输出端，那么参数 y_{21} 其实提供了正向增益或者传输能力的测量方法，图 B.2（d）所示就是参数 y_{21} 的定义和测量的图解。

根据式（B.2），我们最后可以定义参数 y_{22}：

$$y_{22}=\left.\frac{I_2}{V_2}\right|_{V_1=0} \tag{B.6}$$

即 y_{22} 表示端口 1 短路时从端口 2 视入的导纳，对放大器而言，y_{22} 是输出短路导纳。图 B.2（e）给出了 y_{22} 的定义和测量的图解。

$$I_1=y_{11}V_1+y_{12}V_2$$
$$I_2=y_{21}V_1+y_{22}V_2$$

(a)



(b)



(c)



(d)



(e)

图 B.2　y 参数的定义和测量电原理图

B.1.2 z 参数

如果二端口网络的激励信号是电流 I_1 和 I_2，那么就可以用开路阻抗参数（或 z 参数）来描述网络特性，如图 B.3（a）所示，网络端口的特性方程为

$$V_1 = z_{11}I_1 + z_{12}I_2 \tag{B.7}$$

$$V_2 = z_{21}I_1 + z_{22}I_2 \tag{B.8}$$

根据 z 参数和 y 参数之间的对偶性质，我们不对 z 参数给出详细的讨论，有关四个 z 参数的定义和测量的图解参见图 B.3。

$V_1 = z_{11}I_1 + z_{12}I_2$

$V_2 = z_{21}I_1 + z_{22}I_2$

(a)



$z_{11} = \left.\frac{V_1}{I_1}\right|_{I_2=0}$

(b)



$z_{12} = \left.\frac{V_1}{I_2}\right|_{I_1=0}$

(c)



$z_{21} = \left.\frac{V_2}{I_1}\right|_{I_2=0}$

(d)



$z_{22} = \left.\frac{V_2}{I_2}\right|_{I_1=0}$

(e)

图 B.3 z 参数的定义和测量电原理图

B.1.3 h 参数

如果二端口网络的激励信号是电流 I_1 和电压 V_2，那么就可以用混合参数（或者 h 参数）来描述网络特性，如图 B.4（a）所示（注意用混合参数命名的原因）。网络端口特性方程为

$$V_1 = h_{11}I_1 + h_{12}V_2 \tag{B.9}$$

$$I_2 = h_{21}I_1 + h_{22}V_2 \tag{B.10}$$

从中可以得到 h 参数的定义如下：

$$h_{11} = \left.\frac{V_1}{I_1}\right|_{V_2=0} \qquad h_{21} = \left.\frac{I_2}{I_1}\right|_{V_2=0}$$

$$h_{12} = \left.\frac{V_1}{V_2}\right|_{I_1=0} \qquad h_{22} = \left.\frac{I_2}{V_2}\right|_{I_1=0}$$

即 h_{11} 是端口 2 短路时端口 1 的输入阻抗。参数 h_{12} 表示输入端口开路时的网络反向或者反馈电压传输系数，正向传输系数 h_{21} 表示输出端短路时的网络电流增益，所以 h_{21} 也称为短路电流增益。最后，h_{22} 表示输入端开路时的输出导纳。

图 B.4 所示的是 h 参数的定义和测量时的原理图。



$$V_1 = h_{11}I_1 + h_{12}V_2$$

$$I_2 = h_{21}I_1 + h_{22}V_2$$

(a)



$$h_{11} = \left.\frac{V_1}{I_1}\right|_{V_2=0}$$

(b)



$$h_{12} = \left.\frac{V_1}{V_2}\right|_{I_1=0}$$

(c)



$$h_{21} = \left.\frac{I_2}{I_1}\right|_{V_2=0}$$

(d)



$$h_{22} = \left.\frac{I_2}{V_2}\right|_{I_1=0}$$

(e)

图 B.4　h 参数的定义和测量电原理图

B.1.4　g 参数

如果二端口网络的激励信号是电压 V_1 和电流 I_2，那么可以用反向混合参数（或 g 参数）来描述网络的特性，如图 B.5（a）所示。网络端口特性方程为

$$I_1 = g_{11}V_1 + g_{12}I_2 \tag{B.11}$$

$$V_2 = g_{21}V_1 + g_{22}I_2 \tag{B.12}$$

参数的定义和测量方法如图 B.5 所示。



$$I_1 = g_{11}V_1 + g_{12}I_2$$

$$V_2 = g_{21}V_1 + g_{22}I_2$$

(a)

图 B.5　g 参数的定义和测量电原理图



图 B.5（续） g 参数的定义和测量电原理图

B.1.5 等效电路表示

一个二端口网络根据所采用的网络端口特性方程可以用它的等效电路来表示。图 B.6 所示的是和前面讨论过的四组参数相对应的等效电路。每一个等效电路都是描述网络特性的两个方程的直接图解表示并对应于各自特定的参数。

最后需要指出的是此外还有另外的用于描述线性二端口网络的参数，但本书不会用到这些参数，所以也不在这里讨论。



图 B.6 二端口网络对应于四组参数的等效电路：（a）y 参数；（b）z 参数；（c）h 参数；（d）g 参数

练习 B.1　图 EB.1 所示的是晶体管的小信号等效电路模型，计算 h 参数的值。

答案：$h_{11} \simeq 2.6\ \text{k}\Omega$；　$h_{12} \simeq 2.5\times10^{-4}$；　$h_{21} \simeq 100$；　$h_{22} \simeq 2\times10^{-5}\ \Omega$



图 EB.1

习题

B.1　（a）放大器采用的是图 B.6（c）所示的 h 参数等效电路模型，电压源 V_s 是激励源，信源内阻为 R_s，负载电阻为 R_L。证明电压增益具有如下的表达式：

$$\frac{V_2}{V_s} = \frac{-h_{21}}{(h_{11}+R_s)(h_{22}+1/R_L)-h_{12}h_{21}}$$

（b）利用（a）推导得到的表达式，求练习 B.1 的晶体管电压增益，其中电阻 $R_s = 1\ \text{k}\Omega$，$R_L = 10\ \text{k}\Omega$。

B.2　测量得到一个二端口网络的端口特性如下：当输出端短路的时候，测得输入电流是 0.01 mA，输出电流是 1.0 mA，输入电压是 26 mV；当输入端开路，输出端加有 10 V 电压的时候，测得的输出电流是 0.2 mA，输入端的电压是 2.5 mV。求网络的 h 参数值。

B.3　图 PB.3 所示的是晶体管的高频小信号等效电路（为简单起见，忽略电阻 r_x）。求 y 参数。



图 PB.3

附录 C　一些有用的网络定理

引言

本附录将回顾三个有用的网络定理，它们在简化电子电路的分析过程中非常有用。这三个定理是戴维南定理、诺顿定理和源吸收定理。

C.1　戴维南定理

戴维南定理用来把网络的一部分表示成一个电压源 V_t 和一个阻抗 Z_t 相串联的形式，如图 C.1 所示。图 C.1（a）所示的是把一个网络分成 A 和 B 两个部分。在图 C.1（b）中，网络的 A 部分已经进行了戴维南等效：电压源 V_t 和串联阻抗 Z_t。图 C.1（c）给出的是如何确定 V_t 的图解：即将网络 A 部分的两个端点开路，测量（或计算）两端点之间的电压。为了确定 Z_t，我们把网络 A 的所有外电路的激励源（即独立源）置零，即电压源短路，电流源开路，阻抗 Z_t 就是从网络 A 输入端视入的输入阻抗，如图 C.1（d）所示。



图 C.1　戴维南定理

C.2　诺顿定理

诺顿定理和戴维南定理具有对偶性。它采用电流源 I_n 和并联阻抗 Z_n 产生等效网络，如图 C.2 所示。图 C.2（a）所示的是把网络分成 A 和 B 两部分。图 C.2（b）中对 A 部分进行了诺顿等效：电流源 I_n 和并联阻抗 Z_n。电流源 I_n 可以按照图 C.2（c）所示的方法测量（或计算）得到，即将网络（网络 A）的输出端短路，得到的电流就是网络的短路输出电流——等于 I_n。确定阻抗 Z_n 的方法是首先把网络的所有外电路的激励源置零：即独立电压源短路，独立电流源开路，然后求网络 A 的输入阻抗，Z_n 就等于输入阻抗。可见，诺顿并联阻抗 Z_n 等于戴维南串联阻抗 Z_t。所以，$I_n = V_t/Z$，其中 $Z = Z_n = Z_t$。



图 C.2　诺顿定理

例题 C.1　图 C.3（a）所示的是双极型晶体管电路。晶体管的三个电极分别用 E（发射极）、B（基极）和 C（集电极）表示。如图所示，晶体管的基极通过电阻 R_1 和 R_2 组成的分压回路与直流电源 V^+相连，集电极通过电阻 R_3 与电源 V^+相连，通过电阻 R_4 与地相连。为了简化电路分析，我们希望采用戴维南等效简化电路。

解：在基极一侧对电阻 R_1、R_2 和电源 V^+进行戴维南等效，得到直流电压源 V_{BB}：

$$V_{BB} = V^+ \frac{R_2}{R_1 + R_2}$$

及电阻 R_B：

$$R_B = R_1 // R_2$$

其中，//表示电阻之间的并联关系。在集电极一侧，对电阻 R_3，R_4 和电源 V^+进行戴维南等效，得到直流电源 V_{CC}：

$$V_{CC} = V^+ \frac{R_4}{R_3 + R_4}$$

及电阻 R_C：

$$R_C = R_3 // R_4$$

等效后的电路如图 C.3（b）所示。



图 C.3　用戴维南等效简化（a）电路可得到电路（b）（参见例题 C.1）　■

C.3 源吸收定理

考虑图 C.4 所示的情况。在网络分析过程中，我们发现如果位于两个节点之间的受控电流源 I_x 的电压差正好就是受控电流源的控制变量 V_x，比如 $I_x = g_m V_x$，其中 g_m 是跨导，那么我们可以用一个阻抗 $Z_x = V_x/I_x = 1/g_m$ 来代替受控电流源，如图 C.4 所示。原因是该阻抗上流过的电流等于被取代的受控电流源的电流。

图 C.4 源吸收定理

例题 C.2 图 C.5（a）所示是晶体管的小信号等效电路模型。求从发射极 E 视入的电阻 R_{in}（即发射极和地之间的电阻），基极和集电极均接地。

解：从图 C.5（a）中看到，电压 v_π 等于 $-v_e$，因此从 E 和地之间视入的电阻 r_π 就与电流源相并联，该电流源从节点 E 获得 $g_m v_e$ 的电流，所以电流源是可以被一个电阻取代的，电阻的阻值等于 $1/g_m$，输入电阻 R_{in} 为：

$$R_{in} = r_\pi // (1/g_m)$$

如图 C.5（b）给出的图解。



图 C.5 例题 C.2 的电路 ■

练习 C.1 测得一个信号源有 10 V 的开路电压，能够提供 1 mA 的短路电流，计算戴维南和诺顿等效后的源参数。

答案：$V_t = 10\ \text{V}$；$Z_t = Z_n = 10\ \text{k}\Omega$；$I_n = 1\ \text{mA}$

练习 C.2 在图 EC.2 所示的电路中，二极管的管压降 $V_D \simeq 0.7\ \text{V}$，采用戴维南定理简化该电路并计算二极管电流 I_D。

答案：1 mA

练习 C.3　含有二端器件 M 的电路如图 EC.3 所示，电流 $I_M \simeq 1\,\text{mA}$ 和电压 V_M 无关，利用戴维南定理简化电路并计算电压 V_M。

答案：5 V



图 EC.2



图 EC.3

习题

C.1　考虑 V_t 和 Z_t 表示的戴维南等效。求开路电压 V_{oc} 和短路电流（比如端点短接时流过的电流）I_{sc}，用 V_{oc} 和 I_{sc} 表示 Z_t。

C.2　对 I_n 和 Z_n 表示的诺顿等效重复习题 C.1。

C.3　分压回路由接+10 V 电源的 9 kΩ电阻和接地的 1 kΩ电阻组成。求该电路的戴维南等效形式。当负载电阻是 1 kΩ的时候，用两种方法计算输出电压：直接计算和戴维南等效计算。

C.4　求图 PC.4 所示电路的输出电压和输出电阻，建议连续使用戴维南等效。



图 PC.4

C.5　重复例题 C.2 的内容。电路在节点 B 和地之间接入了电阻 R_B（不同于图 C.5 中基极 B 直接接地）。

C.6　图 PC.6（a）所示是 p 沟道结型场效应管（JFET）的电路符号。它有三个电极，当栅极 G 和源极 S 短接后，就得到了如图 PC.6（b）所示的二端器件，它的 i~v 特性关系由下式表示：

$$i = I_{\text{DSS}}\left[2\frac{v}{V_P} - \left(\frac{v}{V_P}\right)^2\right] \quad \text{若 } v \leqslant V_P$$

$$i = I_{\text{DSS}} \quad \text{若 } v \geqslant V_P$$

其中，I_{DSS} 和 V_P 对本题而言是正的。现在考虑图 PC.6（c）所示的电路，设 $V_P = 2\,\text{V}$，$I_{\text{DSS}} = 2\,\text{mA}$。当 $V^+ = 10\,\text{V}$ 的时候，证明 JFET 工作在恒流模式下并求两端的电压。如果要维持该工作模式，问电压 V^+的最小值是多少？当 $V^+ = 2\,\text{V}$ 时，求 I 和 V 的值。



图 PC.6

附录 D　单时间常数电路

引言

单时间常数（STC）电路是指那些含有一个或者能够减少到只有一个电抗元件（电感和电容）和一个电阻的电路。STC 电路若是由电感 L 和电阻 R 构成的，那么时间常数 $\tau = L/R$；若是由电容 C 和电阻 R 构成的，时间常数 $\tau = CR$。

虽然 STC 电路相当简单，但是它们在线性电路和数字电路的分析和设计中都起着很重要的作用。比如，放大器电路的分析最终都会简化到对一个或多个 STC 电路的分析，为此我们在本附录中将复习 STC 电路在正弦信号输入和其他一些输入信号（比如阶跃和脉冲信号）作用下的频率响应的计算过程。后一种输入信号在放大器电路中应用不多，但是在开关电路（包括数字电路）中却非常重要。

D.1　计算时间常数

分析 STC 电路的第一步是计算时间常数 τ。

例题 D.1　将图 D.1（a）所示电路简化为 STC 电路并计算时间常数。

解：电路的简化过程如图 D.1 所示，需要重复使用戴维南定理。从最后的电路图［即图 D.1（c）］中，我们可以得到时间常数为

$$\tau = C\{R_4 // [R_3 + (R_1 // R_2)]\}$$



图 D.1　连续使用戴维南定理将（a）所示的电路简化为（c）所示的 STC 电路　■

D.1.1　时间常数 τ 的快速计算法

很多情况下，我们需要能够快速地得到 STC 电路的时间常数 τ。一种简单的方法是首先令激

励源等于零，即电压激励源短路，电流激励源开路，然后当电路只有一个电抗元件和一些电阻的时候，求从电抗（电感或电容）的两个端点之间视入的等效电阻 R_{eq}，则时间常数就等于 L/R_{eq} 或者 CR_{eq}。作为例子，我们求图 D.1（a）所示电路从电容 C 两端视入的等效电阻，它等于电阻 R_4 并联两个电阻的串联等效值，这两个串联电阻是 R_3 与电阻 R_1 和 R_2 并联的等效值。即

$$R_{eq} = R_4 // [R_3 + (R_2 // R_1)]$$

所以时间常数为 CR_{eq}。

有些情况下电路只存在一个电阻，但是有多个电感或电容。这时应把上述方法颠倒一下，从而简单地计算时间常数。即求从电阻两端视入的等效电感或者电容，时间常数等于 $C_{eq}R$ 或者 L_{eq}/R。例题 D.2 就是这样的一个例子。

例题 D.2 求图 D.2 所示电路的时间常数。

解：令外加激励源等于零，即把电压源短路，则从电阻 R 两端视入的等效电容为 $C_1 + C_2$，因此时间常数 τ 为

$$\tau = (C_1 + C_2)R$$



图 D.2 例题 D.2 的电路 ■

最后一种情况是电路含有一个以上的电阻和一个以上的电容（或者一个以上的电感），这时我们需要做一些工作来简化电路，见例题 D.3。

例题 D.3 证明可以采用 STC 电路时间常数的分析方法求图 D.3（a）所示电路的响应。

解：解题的步骤如图 D.3 所示。图 D.3（b）告诉我们电路被两个相同的电压源激励。读者需要自己证明图 D.3（a）所示电路和图 D.3（b）所示电路是等效的，图 D.3（b）所示电路用到的方法非常有用。

对 XX' 左边与右边的电路应用戴维南定理，得到图 D.3（c）所示的电路。由于这是一个线性电路，因此满足叠加性原理。具体而言，输出电压 v_O 等于两个电压 v_{O1} 和 v_{O2} 的和。第一个分量 v_{O1} 是当右边的源等于零时只由左边的源激励产生的输出。从图 D.3（d）可以计算输出电压 v_{O1}。它是 STC 电路，时间常数为

$$\tau = (C_1 + C_2)(R_1 // R_2)$$

同样，我们可以求出左边激励等于零时在右边激励作用下的第二个分量 v_{O2}，具体计算可以从图 D.3（e）所示的电路求得，这是时间常数仍然为 τ 的 STC 电路。

最后需要指出的是，因为是 STC 电路，因此也可以在图 D.3（a）所示的电路中令独立源 v_I 为零，从而很快求得时间常数。



图 D.3　采用叠加原理求解电路（a）的频率响应，即将电路（d）和（e）的频率响应相加　■

D.2　STC 电路的分类

STC 电路可以分成两类：低通（LP）和高通（HP），这两种类型的电路呈现出截然不同的信号响应。有一些方法可以识别 STC 电路是低通还是高通。最简单的是采用频域响应。具体而言，低通电路能够通过直流信号（频率等于零），对高频信号衰减，则存在$\omega = \infty$的传输零点，这样可以在$\omega = 0$ 或者$\omega = \infty$处测量电路的类型。在$\omega = 0$ 时，电容被开路（$1/j\omega C = \infty$），电感被短路（$j\omega L = 0$），如果输出等于零，那么电路是高通类型的，当输出无限时，电路是低通类型的。反过来，也可以在$\omega = \infty$的地方测试电路，即电容短路（$1/j\omega C = 0$），电感开路（$j\omega L = \infty$）。如果电路的输出是无限的，则电路属于 HP 类型；如果输出等于零，则电路属于 LP 类型。表 D.1 给出了上述结论的总结。

表 D.1　确定 STC 电路类型的规则

测试点	替换	电路为 LP 类型的条件	电路为 HP 类型的条件
$\omega = 0$	C 开路	输出为无限	输出为零
	L 短路		
$\omega = \infty$	C 短路	输出为零	输出为无限
	L 开路		

图 D.4 是一个低通 STC 电路的例子，图 D.5 是一个高通 STC 电路的例子。每一个电路都标明了输入和输出变量。注意，所给的电路可以成为其他类型的电路，这取决于输入和输出变量。读者可以根据表 D.1 的规则，证明图 D.4 和图 D.5 的电路分类是正确的。



图 D.4 低通类型的 STC 电路



图 D.5 高通类型的 STC 电路

练习 D.1 求图 ED.1 所示电路的时间常数。

答案：(a)$\dfrac{(L_1 /\!/ L_2)}{R}$；(b)$\dfrac{(L_1 /\!/ L_2)}{(R_1 /\!/ R_2)}$

练习 D.2 对以下电路进行 STC 高通和低通电路的分类：图 D.4（a）所示的输出电流 i_O 从电容 C 流到地；图 D.4（b）所示的输出电流 i_O 从电阻 R 流到地；图 D.4（d）所示的输出电流 i_O 从电容 C 流到地；图 D.4（e）所示的输出电流 i_O 从电阻 R 流到地；图 D.5（b）所示的输出电流 i_O 从电感 L 流到地；图 D.5（d）所示的输出电压 v_O 取在电容 C 上。

答案：HP；LP；HP；HP；LP；LP



图 ED.1

D.3　STC 电路的频率响应

D.3.1　低通电路

STC 低通电路的传输函数 $T(s)$通常可以写成如下的形式：

$$T(s)=\frac{K}{1+(s/\omega_0)} \tag{D.1}$$

对物理频率，$s=j\omega$，上式变为

$$T(j\omega)=\frac{K}{1+j(\omega/\omega_0)} \tag{D.2}$$

其中，K 是传输函数在ω = 0（直流）的幅度，ω_0 定义为

$$\omega_0=1/\tau$$

其中的τ 就是时间常数。幅频响应可以写成

$$|T(j\omega)|=\frac{K}{\sqrt{1+(\omega/\omega_0)^2}} \tag{D.3}$$

相频响应为

$$\phi(\omega)=-\tan^{-1}(\omega/\omega_0) \tag{D.4}$$

图 D.6 画出了 STC 低通电路的幅频和相频特性曲线。图 D.6（a）所示的幅频响应曲线是根据式（D.3）得到的。幅度对直流增益 K 归一化并用分贝（dB）表示，即图中所示的曲线是 $20\log|T(j\omega)/K|$，频率轴以对数为坐标。此外，频率变量对 ω_0 归一化。如图所示，幅频特性曲线几乎由两条直线近似。低频部分的逼近是幅度为 0 dB 的水平线，为得到高频时渐近线的斜率，可以在式（D.3）中令 $\omega/\omega_0>>1$，得到

$$|T(j\omega)|\simeq K\frac{\omega_0}{\omega}$$

上式表明ω 增加一倍，幅度减小一半。在对数频率坐标上，ω 加倍的点代表频率间距相等的点，两点之间的距离称为二倍频程。幅度减半对应的分贝数正好是–6 dB，所以高频渐近线的斜率为–6 dB/二倍频程，它也等同于–20 dB/十倍频程，其中“十倍频程”指的是频率增加十倍。

幅频响应的两条直线渐近线的交点所对应的频率 ω_0 称为“角频率”或者“截止频率”。实际的幅频响应与渐进的幅频响应在截止频率点上的误差最大，等于 3 dB。为了证明这一点，我们将 $\omega=\omega_0$ 代入式（D.3），得到

$$|T(j\omega_0)| = K/\sqrt{2}$$

即在$\omega=\omega_0$上的增益值和直流增益值相比下降的因子是$\sqrt{2}$，用分贝表示是下降 3 dB。角频率ω_0也称为 3 dB 频率。

与幅频响应相似，图 D.6（b）给出的相频特性曲线同样可以用直线来逼近原来的曲线。注意，在角频率上，相移值等于–45°，当$\omega >> \omega_0$时，相移接近于–90°，在 0.1ω_0和 10ω_0之间的相频特性曲线可以用斜率为–45°/十倍频程的直线来近似表示，但是实际响应与近似响应之间存在误差，误差的最大值为 5.7°。



图 D.6　低通 STC 电路的幅频响应（a）与相频响应（b）

例题 D.4　考虑图 D.7（a）所示的电路，理想电压放大器的增益μ = –100，在反馈回路上有一个小电容（10 pF），放大器由电压源激励，源内阻为 100 kΩ。证明该电路的频率响应V_o/V_s等同于 STC 电路，并画出幅频响应曲线。

解：直接分析图 D.7（a）所示的电路，得到传输函数为

$$\frac{V_o}{V_s} = \frac{\mu}{1+sRC_f(-\mu+1)}$$

可见它等同于 STC 低通电路，其中直流增益为$\mu=-100$（或者等于 40 dB），时间常数（$\tau = RC_f(-\mu+1)=100\times10^3\times10\times10^{-12}\times101\simeq10^{-4}$s），相应的截止频率$\omega_0=1/\tau=10^4$ rad/s，幅频特性曲线如图 D.7（b）所示。



图 D.7 （a）放大器电路；（b）电路的传输函数的幅频响应曲线 ■

D.3.2 高通电路

STC 高通电路的传输函数通常可以表示成以下的形式：

$$T(s)=\frac{K_s}{s+\omega_0} \tag{D.5}$$

对物理频率 $s=j\omega$，上式可写为

$$T(j\omega)=\frac{K}{1-j\omega_0/\omega} \tag{D.6}$$

其中，K 表示 s 或者频率ω 趋于无限时的增益值，ω_0 等于时间常数τ 的倒数：

$$\omega_0=1/\tau$$

幅频响应

$$|T(j\omega)|=\frac{K}{\sqrt{1+(\omega_0/\omega)^2}} \tag{D.7}$$

和相频响应

$$\phi(\omega)=\tan^{-1}(\omega_0/\omega) \tag{D.8}$$

均画在图 D.8 中。与低通情况一样，幅频和相频特性都可以用直线渐近线来近似。由于与低通情况相似，所以不在此做更深入的解释。

练习 D.3　求图 ED.3 所示的 STC 低通电路的直流传输增益、角频率 f_0 和 $f=2$ MHz 的传输增益。

答案： –6 dB；3.18 kHz；–22 dB

练习 D.4　求图 D.2 所示电路的传输函数 $T(s)$，这是哪种类型的 STC 网络？

答案： $T(s)=\frac{C_1}{C_1+C_2}\frac{s}{s+[1/(C_1+C_2)R]}$；HP



图 D.8 （a）高通 STC 电路的幅频响应；（b）相频响应



图 ED.3

练习 D.5 条件同练习 D.4，如果 $R = 10\ \text{k}\Omega$，求电容的值，使得电路的高频传输增益为 0.5 V/V，角频率 $\omega_0 = 10\ \text{rad/s}$。

答案： $C_1 = C_2 = 5\ \mu\text{F}$

练习 D.6 图 ED.6 所示是一个电容耦合的放大器，假设电压放大器是理想的，求高频增益、3 dB 频率 f_0 和 $f = 1\ \text{Hz}$ 时的增益。

答案： 40 dB；15.9 Hz；16 dB



图 ED.6

D.4　STC 电路的阶跃响应

本节将讨论 STC 电路在图 D.9 所示的阶跃函数信号作用下的响应。对阶跃响应的了解有助于快速估算其他开关信号波形的响应，比如脉冲和方波信号。



图 D.9　高度为 S 的阶跃函数

D.4.1　低通电路

低通 STC 电路（直流增益 K 等于 1）对一个高度为 S 的阶跃信号响应的输出波形如图 D.10 所示。注意，输入信号从 0 上升到 S 是在 $t=0$ 时完成的，但输出并没有立即响应瞬时的输入变化，而是按指数规律上升到最终的输入直流电压值 S。从长远来看，当 $t>>\tau$ 时，输出达到直流值 S，证明低通电路能够传输直流信号。



图 D.10　低通 STC 电路对高度为 S 的阶跃信号的输出响应 $y(t)$

输出信号波形可以从下面的表达式得到：

$$y(t)=Y_{\infty}-(Y_{\infty}-Y_{0+})e^{-t/\tau} \qquad (D.9)$$

其中，Y_{∞} 表示输出最终能够达到的值或者输出的上限值，Y_{0+} 表示输出在 $t=0$ 时的值。上述等式表明在任何时刻 t，输出信号等于最终值 Y_{∞} 和初始值 $Y_{\infty}-Y_{0+}$ 按照指数规律收缩之后的差。在这个具体例子中，$Y_{\infty}=S$，$Y_{0+}=0$，所以，

$$y(t)=S(1-e^{-t/\tau}) \qquad (D.10)$$

读者可以注意 $t=0$ 时 $y(t)$ 的斜率，这在图 D.10 中有相应的表示。

D.4.2　高通电路

STC 高通电路（高频增益 $K=1$）对高度为 S 的阶跃信号的响应如图 D.11 所示。高通电路准确传输输入信号的瞬变部分（阶跃的上升沿），但抑止直流部分。因此在 $t=0$ 时，输出跟随输入：

$$Y_{0+} = S$$

然后衰减到零：

$$Y_{\infty} = 0$$

将 Y_{0+} 和 Y_{∞} 代入式（D.9），得到输出 $y(t)$：

$$y(t) = Se^{-t/\tau} \tag{D.11}$$

注意 $t=0$ 时 $y(t)$的斜率，这在图 D.11 中有所表示。



图 D.11　高通 STC 电路对高度为 S 的阶跃信号的输出响应 $y(t)$

例题 D.5　本例是例题 D.3 的继续。当输入是高度为 10 V 的阶跃信号时，求输出也是一个完整的阶跃信号的条件。

解：继续对例题 D.3 进行分析（如图 D.3 所示），我们有

$$v_{O1} = k_r[10(1-e^{-t/\tau})]$$

其中，

$$k_r \equiv \frac{R_2}{R_1 + R_2}$$

以及

$$v_{O2} = k_c(10e^{-t/\tau})$$

这里，

$$k_c \equiv \frac{C_1}{C_1 + C_2}$$

和

$$\tau = (C_1 + C_2)(R_1 /\!/ R_2)$$

所以，

$$\begin{aligned} v_O &= v_{O1} + v_{O2} \\ &= 10k_r + 10e^{-t/\tau}(k_c - k_r) \end{aligned}$$

上式表明，输出若要成为一个完整的阶跃信号，必须设定以下参数：

$$k_c = k_r$$

即电阻上的分压比必须设置成等于电容上的分压比。

该例题说明了一种很重要的技术，称为“补偿衰减”。这种技术主要应用在示波器探头的设计中。有关示波器探头的问题曾在习题 D.3 中进行了讨论。 ■

练习 D.7　求图 D.4（f）所示电路的 v_O。设 i_I 是 3 mA 的阶跃信号，电阻 $R=1\ \text{k}\Omega$，电容 $C=100$ pF。

答案： $3(1-e^{-10^7 t})$

练习 D.8　求图 D.5（f）所示电路的电压 $v_O(t)$。设电流 i_I 是 2 mA 的阶跃信号，电阻 $R=2\ \text{k}\Omega$，电容 $L=10\ \mu\text{H}$。

答案： $4e^{-2\times10^8 t}$

练习 D.9　图 ED.6 所示放大器电路的激励源能够提供 20 mV 的阶跃电压，如果信号源的内阻是 100 kΩ，求时间常数 τ 和 $v_O(t)$。

答案： $\tau=2\times10^{-2}\text{s}$；$v_O(t)=1\times e^{-50t}$

练习 D.10　设图 D.2 所示电路中的电容 $C_1=C_2=0.5\ \mu\text{F}$，$R=1\ \text{M}\Omega$，当输入电压 $v_I(t)$ 是 10 V 的阶跃信号时，求输出电压 $v_O(t)$。

答案： $5e^{-t}$

练习 D.11　证明图 D.11 所示的指数曲线下的面积等于高度为 S、宽度为 τ 的矩形面积。

D.5　STC 电路的脉冲响应

图 D.12 所示的是一个高度为 P、宽度为 T 的脉冲信号。我们希望找到 STC 电路对该信号的输出响应。注意，脉冲信号可以看成是两个阶跃信号的叠加：一个起始于 $t=0$，是高度为 P 的正阶跃；另一个是起始于 $t=T$ 的高度为 P 的负阶跃。这样线性电路的输出响应就是电路对这两个阶跃的输出响应进行叠加的结果。



图 D.12　高度为 P、宽度为 T 的脉冲信号

D.5.1　低通电路

图 D.13（a）所示是 STC 低通电路（直流增益为单位 1）对图 D.12 所示的脉冲信号的输出响应波形。在这个例子中，我们假设时间常数 τ 和脉宽 T 相当。正如我们在前面所叙述的，LP 电路对阶跃信号的响应不可能在脉冲的上升沿立即达到脉冲的高度 P，相反，输出是指数增加的，直至达到最终的值 P。然而，指数增长会在 $t=T$ 时被停止，即在脉冲的下降沿，对应输入进入负阶跃段。然后，输出将按指数规律衰减，直至达到最终的输入值——零。最后我们注意到，输出波形下的面积等于输入脉冲波形下的面积，原因是低通电路如实地传输了直流信号。

当脉冲信号从电子系统的一部分连接到另一部分的时候，低通效应就会显现。这种情况下的低通电路通常由产生信号的这部分系统的输出电阻（戴维南等效电阻）和信号激励的这部分系统的输入电容组成，产生的低通滤波器将对电路造成脉冲信号的失真，如图 D.13（a）所示。设计

得很好的电路通过把时间常数τ设置为远远低于脉宽T可以把失真减到很小，得到如图 D.13（b）所示的圆脉冲边沿。当然，边沿仍然是呈指数变化的。



图 D.13　低通 STC 电路的三种脉冲响应

由寄生（不想要的）低通电路产生的脉冲信号的失真一般用它的上升时间和下降时间来表示。上升时间通常定义为幅度从最终值的 10%上升到 90%的时间。同样，下降时间是指从最大值的 90%下降到 10%所需要的时间。图 D.13（b）给出了这个定义的图解。利用输出波形上升和下降的指数表达式很容易可以求出下式：

$$t_r = t_f \simeq 2.2\tau \tag{D.12}$$

用$f_0 = \omega_0 / 2\pi = 1/2\pi\tau$表示，则有

$$t_r = t_f \simeq \frac{0.35}{f_0} \tag{D.13}$$

现在我们看到总是存在于系统中的寄生低通电路的效应是减慢了系统的运行，因为为了将失真保持在可以接受的范围内，人们必须采用比较长的脉宽信号（对已经给定时间常数的低通系统来说）。

另一种极端情况是时间常数τ远大于脉宽T，如图 D.13（c）所示。我们看到输出波形按指数向P上升。但是因为$\tau >> T$，因此在$t = T$时，输出达到的幅度值远小于P，而此刻已经开始按指数向零值下降了，结果输出波形和输入波形的相似程度很小。我们也注意到，由于在$\tau >> T$，因此从$t = 0$到$t = T$这段时间内的指数曲线几乎是线性的。由于线性曲线的斜率与脉冲高度成正比，所以输出波形近似等于输入脉冲对时间的积分。即低通网络在时间常数相当大的时候，其功能如同一个积分器。

D.5.2　高通电路

图 D.14（a）所示是 STC 高通电路（高频增益为单位 1）对图 D.12 所示脉冲信号的输出响应波形，假设τ和T在数值上是相当的。如图所示，输入阶跃信号上升沿的传输在高通电路的输出端被忠实地再现，然而因为高通电路对直流信号是抑制的，所以输出信号波形马上开始以指数规律向零衰减，但是衰减过程在$t = T$时被终止。因为输入信号转为负的阶跃，高通电路要忠实地再现此信号，结果在$t = T$时输出呈现下冲，然后开始以指数规律向零衰减。我们注意到这样一个事实，输出信号波形在零轴以上的面积等于零轴以下的面积，所以总平均面积等于零。这与高通电路能够阻隔直流信号的结论一致。

在许多应用中，STC 高通电路的作用是把脉冲信号从系统的这部分耦合到系统的那部分。这一类应用要求脉冲波形的失真尽可能小，具体实现时是通过选择时间常数τ，使其远大于脉宽 T。如果条件满足，脉冲幅度在脉冲持续时间 T 内的损失会很小，如图 D.14（b）所示，但是输出信号波形仍然存在负信号输出，而且负波形部分的面积等于正波形部分的面积。



图 D.14　高通 STC 电路的三种脉冲响应

考虑图 D.14（b）所示的波形，由于τ远大于 T，呈指数衰减的曲线在 $t=0$ 到 $t=T$ 这一段近似为直线，它的斜率等于指数曲线在 $t=0$ 处的斜率，即等于 P/τ。我们可以利用这个斜率来确定幅度的损失 ΔP：

$$\Delta P \simeq \frac{P}{\tau}T \tag{D.14}$$

高通电路对脉冲响应的失真效应通常用脉幅（即脉冲幅度）损失的百分比或者每单位的脉幅损失来表示，其数值也称为输出脉冲的下垂百分比：

$$\text{下垂百分比} \equiv \frac{\Delta P}{P}\times 100 \tag{D.15}$$

即

$$\text{下垂百分比} = \frac{T}{\tau}\times 100 \tag{D.16}$$

注意，在 $t=T$ 时下冲信号的幅度等于 ΔP。

另一种极端情况是$\tau << T$，如图 D.14（c）所示，指数衰减相当快，以至于在脉冲上升沿后很短的时间内输出就几乎成为零。而在脉冲的下降沿输出是负的，幅度近似等于脉幅 P，然后迅速按指数规律衰减至零，如图 D.14（c）所示，输出波形几乎不能重现输入脉冲的形式。输出含有两个尖峰信号：上升沿处的一个尖峰和下降沿处的一个尖峰。注意，输出信号的持续时间几乎等于输入脉冲的导数时间。这表明对$\tau << T$的情况，高通电路近似于一个微分器。但这不是一个

理想的积分器，因为理想积分器产生的是两个冲击信号，不过时间常数非常短的 STC 高通电路仍然被用来在输入波形转换的时候产生尖脉冲或者尖峰信号。

练习 D.12 1μs 的脉冲信号通过一个截止频率为 10 MHz 的低通 RC 电路，求上升时间。

答案：35 ns

练习 D.13 考虑图 D.13（c）所示的 STC 低通电路的脉冲响应。设$\tau=100T$，求 $t=T$ 时的输出电压。再求输出波形在 $t=0$ 和 $t=T$ 时上升段的斜率差（用 $t=0$ 时斜率的百分比表示）。

答案：$0.01P$；1%

练习 D.14 放大器的输出级通过耦合电容 C 与另一级的输入端相连，如果第一级的输出电阻是 10 kΩ，第二级的输入电阻是 40 kΩ，求最小的电容值 C，使得 10μs 的脉冲信号作用后产生的下垂低于 1%。

答案：0.02μF

练习 D.15 STC 高通电路的时间常数是 100μs，激励是高度为 1 V、脉宽为 100μs 的脉冲，计算输出信号波形中下冲的值。

答案：0.632 V

习题

D.1 考虑图 D.3(a)所示的电路，它的等效电路如图 D.3(d)和(e)所示，输出电压 $v_O=v_{O1}+v_{O2}$ 是低通和高通电路输出电压的和。每个电路的时间常数都为 $\tau=(C_1+C_2)(R_1 /\!/ R_2)$。如果要使低通电路在频率等于零和高通电路在频率等于无限时对电路的贡献一致，求电路应该满足的条件。证明该条件可以表示成 $C_1R_1=C_2R_2$。如果条件满足且 $R_1=R_2$，画出 $|V_o/V_i|$ 与频率的关系曲线。

D.2 利用电压分压规则求图 D.3(a)所示电路的传输函数 $V_o(s)/V_i(s)$。证明当电路满足 $C_1R_1=C_2R_2$ 的条件时，传输函数与频率无关。满足这个条件的电路也称为补偿衰减器。求用 R_1 和 R_2 表示的传输函数。

D**D.3 图 D.3（a）所示的电路也称为补偿衰减器（见习题 D.1 和 D.2），它可以应用于示波器探头中，目的是减小进入示波器输入放大器的电压，而且电压的衰减与频率无关。探头本身包含 R_1 和 C_1，R_2 和 C_2 是用来模拟示波器输入电路的。对示波器而言，一般其输入电阻是 1 MΩ，输入电容是 30 pF，设计一个有补偿的“10∶1 的探针”，即探针对信号的衰减倍数是 10。当探针和示波器连接时，求探针的输入阻抗，即在图 D.3（a）所示电路中从 v_I 端口视入的输入阻抗。证明该输入阻抗的值是示波器本身阻抗的 10 倍。这是 10∶1 探针的最大好处。

D.4 在图 D.4 和图 D.5 所示的电路中，令 $L=10$ mH，$C=0.01\mu$F，$R=1$ kΩ，求相角等于 45° 时的频率。

*D.5 电压放大器的开路电压增益 $A_{vo}=-100$ V/V，$R_o=0$，$R_i=10$ kΩ，输入电容 C_i（与电阻 R_i 并联）的值是 10 pF。放大器有一个反馈电容（连接输入和输出）$C_f=1$ pF，放大器的电压激励源 V_s 的内阻 $R_s=10$ kΩ。求放大器的输出函数 $V_o(s)/V_s(s)$，并画出幅频波特图（dB~对数频率）。

D.6 某电路如图 PD.6 所示，假设电压放大器是理想的。推导传输函数 $V_o(s)/V_i(s)$，STC 电路是哪种类型的？当电容 $C=0.01\ \mu$F，$R=100$ kΩ时，求角频率。



图 PD.6

D.7　某电路如图 D.4(b)和图 D.5(b)所示，当输入电压是 10 V 的阶跃信号时，求输出电压 $v_O(t)$。设 $R=1\,\text{k}\Omega$，　$L=1\,\text{mH}$。

D.8　考虑 STC 低通电路对 10 V 阶跃输入信号的指数响应，求输出电压达到 5 V，9 V，9.9 V 和 9.99 V 时的时间，用时间常数 τ 表示。

D.9　示波器的高频响应可以用 STC 低通电路的频率响应来表示，低通电路的角频率为 100 MHz。如果示波器用于显示理想的阶跃信号波形，预计观察到的上升时间(10%到 90%)是多少?

D.10　示波器对阶跃信号的响应类似于低通 STC 电路，上升时间为 t_s 秒。如果输入信号显示的上升时间为 t_w，那么根据经验公式 $t_d=\sqrt{t_s^2+t_w^2}$ 可以求得看到的波形的上升时间为 t_d 秒。如果 $t_s=35\,\text{ns}$，求示波器的 3 dB 带宽是多少? 在波形上升到 100 ns、35 ns 和 10 ns 时观察到的上升时间分别是多少? 如果波形显示的上升时间是 49.5 ns，那么实际上升时间是多少?

D.11　脉冲信号的幅度是 10 V，脉宽是 10 ms，该脉冲通过一个系统，该系统具有 STC 高通电路的特性，角频率为 10 Hz，预计下冲是多少?

D.12　将一个时间常数是 τ 的 RC 积分器用做短脉冲检测器。当 $T>>\tau$ 的长脉冲作为输入激励的时候，输出信号的正、负幅度相等，当脉宽为多少时可以使得正、负幅度之间存在 10%的偏差?

D.13　STC 高通电路的时间常数是 1 ms，激励信号是脉幅为 10 V、脉宽为 1 ms 的脉冲信号，计算输出波形下冲的幅度值。如果希望输出下冲的幅度不超过 1 V，需要的时间常数是多少?

DD.14　电容 C 被用做放大器的输出和下一级输入之间的耦合器件，如果第一级的输出电阻是 2 kΩ，第二级的输入电阻是 3 kΩ，求使得 1 ms 的脉冲信号呈现出低于 1%的下垂的电容 C 的值。相应的 3 dB 带宽是多少?

DD.15　某 RC 积分器被用于将电压变化为 V 的阶跃信号转换成单脉冲并用于数字逻辑应用中。积分器驱动两种明显的信号，高于 $V/2$ 的是高电平，低于 $V/2$ 的是低电平，求电路的时间常数，要求在把阶跃输入转换成脉冲输出时其高电平能持续 10μs。

DD.16　考虑图 D.7(a)所示的电路，设 $\mu=-100$，$C_f=100\,\text{pF}$，放大器是理想的。求使得增益 $|V_o/V_s|$ 的 3 dB 带宽是 1 kHz 的电阻 R 的值。

附录 E　s 域分析——极点、零点和波特图

在分析放大器频率响应时，有许多工作都会涉及到求放大器的电压增益，该增益又都是复频率 s 的函数。在做 s 域分析时，电容 C 被导纳 sC 或阻抗 $1/sC$ 取代，电感 L 被阻抗 sL 取代。因此，采用通常的电路分析技术即可以推导出传输函数 $T(s) \equiv V_o(s)/V_i(s)$ 。

练习 E.1　求图 EE.1 所示 STC 网络的电压传输函数 $T(s) \equiv V_o(s)/V_i(s)$ 。



图 EE.1

答案： $T(s) = \dfrac{1/CR_1}{s + 1/C(R_1 /\!/ R_2)}$

一旦得到传输函数 $T(s)$，在 s 被物理频率 $j\omega$ 代替后，就可以进行估算。得到的传输函数 $T(j\omega)$ 通常是复数，该复数的幅度表示放大器的幅频（传输）响应，幅角表示放大器的相频响应。

很多情况下并不需要代入 $s = j\omega$ 来求解幅频响应 $T(j\omega)$ 。事实上，传递函数 $T(s)$ 的形式本身包含许多有用的电路性能。本书讨论的电路的传递函数 $T(s)$ 一般可以表示成如下的形式：

$$T(s) = \frac{a_m s^m + a_{m-1} s^{m-1} + \cdots + a_0}{s^n + b_{n-1} s^{n-1} + \cdots + b_0} \tag{E.1}$$

其中，系数 a 和 b 都是实数，分子多项式的次数 m 小于等于分母多项式的次数 n，后者也称为网络的阶数。另外，对一个稳定的电路（即不会自己产生信号的电路），所有分母多项式的系数必须保证分母多项式的根的实部都是负的。关于放大器的稳定性问题可参见第 8 章。

E.1　极点与零点

$T(s)$ 的另外一个表达式是

$$T(s) = a_m \frac{(s - Z_1)(s - Z_2)\cdots(s - Z_m)}{(s - P_1)(s - P_2)\cdots(s - P_n)} \tag{E.2}$$

其中，a_m 是乘积系数（分子多项式 s^m 的系数），Z_1，Z_2，…，Z_m 是分子多项式的根，P_1，P_2，…，P_n 是分母多项式的根。Z_1，Z_2，…，Z_m 称为传输函数的零点或传输零点，P_1，P_2，…，P_n 称为传输函数的极点，或称网络的自然模式。传输函数可以由它的零点、极点和乘积系数完全确定。

极点和零点可以是实数，也可以是复数。但是因为系数 a 和 b 都是实数，所以如果存在复数

极点（或零点）的话，必定是共轭复数对。比如，$5+j3$ 是零点，那么 $5-j3$ 也必定是零点。零点是纯虚数（$\pm j\omega_z$）的传输函数[$T(j\omega)$]，在 $\omega=\omega_Z$ 时正好等于零。这是因为分子多项式含有因子 $(s+j\omega_Z)(s-j\omega_Z)=(s^2+\omega_Z^2)$，对物理频率而言，该因子成为 $(-\omega^2+\omega_Z^2)$，因此当 $\omega=\omega_Z$ 时，传输函数恰好等于零。如果一个电路在某些特定的干扰频率上具有传输零点，且又被放置在电视机的输入端，那么这无疑是个“陷阱”。实数零点不会产生无效传输。最后应该注意的是：当 s 的值远大于所有零点和极点值的时候，式（E.1）的传输函数将变为 $T(s)\approx a_m/s^{n-m}$，即传输函数有（$n-m$）个位于 $s=\infty$ 的零点。

E.2　一阶函数

本书所遇到的传输函数大多数都具有实数极点和零点，因而可以写成由若干个一阶因子相乘的一般形式：

$$T(s)=\frac{a_1 s+a_0}{s+\omega_0} \tag{E.3}$$

其中，$-\omega_0$ 表示实数极点的位置，ω_0 的值也称为极点频率，它等于单时间常数网络（STC）（参见附录 D）的时间常数的倒数。系数 a_0 和 a_1 确定 STC 网络的类型。特别是我们在第 1 章讲过的两种 STC 网络——低通和高通网络。对低通一阶网络，我们有：

$$T(s)=\frac{a_0}{s+\omega_0} \tag{E.4}$$

这里，直流增益是 a_0/ω_0，ω_0 是角频率（或称为 3 dB 频率）。我们注意到在 $s=\infty$ 处，传输函数有一个零点。另外对一阶高通网络，传输函数有一个直流的零点，其传输函数为

$$T(s)=\frac{a_1 s}{s+\omega_0} \tag{E.5}$$

关于这一点，我们希望读者能够复习一下附录 D 中有关 STC 网络及其频率响应和对脉冲信号的响应的内容。我们应该特别关注一下这两种特定 STC 网络的幅频和相频响应曲线图，这些曲线图可以用来合成高阶传输函数的幅频和相频曲线图，下面就将对此给出详细解释。

E.3　波特图

有一种简单的方法可以用来获得给定极点和零点的传输函数的近似幅频和相频曲线。该方法对实数零点和极点的情况尤其适用。由于这个方法是由 H. Bode 提出的，所以相应的曲线也就称为波特图。

式（E.2）描述的传输函数包含形式为 $s+a$ 的因子的乘积。若该因子出现在分子中，则与一个零点相对应；若该因子出现在分母中，则与一个极点相对应。它告诉我们，如果将传输函数的幅频响应用分贝（dB）表示的话，实际上就是将形式为 $20\log_{10}\sqrt{a^2+\omega^2}$ 的各项因子进行加法运算，而相频响应则是将形式为 $\tan^{-1}(\omega/a)$ 的各因子相加。无论是幅频响应还是相频响应，与极点相关的因子前面都有符号。为简单起见，我们可以提取一个常数 a，得到的幅频响应的形式为 $20\log\sqrt{1+(\omega/a)^2}$。在纵坐标为分贝（dB）、横坐标为对数坐标的坐标系中，上式得到的曲线和近似直线如图 E.1 所示。这里，低频渐近线是位于 0 dB 的水平直线，高频渐近线是斜率为 6 dB/二倍频程（也等于 20 dB/十倍频程）的直线。两条渐近线相交所对应的频率为 $\omega=|a|$，称为角频率。如图中所示，实际的幅度值和近似值之间有误差，最大的误差是 3 dB，出现在角频率点上。



图 E.1　典型幅度因子的波特图。图中所示曲线适用于零点的情况。如果是极点，则需将高频渐近曲线画成斜率为–6 dB/二倍频程的直线

当 $a=0$ 时，也就是零点或者极点在 $s=0$ 处，这时的曲线就是一条斜率为 6 dB/二倍频程并且与 0 dB 的水平线相交于 $\omega=1$ 的直线。

总之，为了得到传输函数的幅频波特图，应首先画出每一个一阶极点和零点因子的幅频波特图。对零点因子，其高频渐近线的斜率为+20 dB/十倍频程；对极点因子，其高频渐近线的斜率为–20 dB/十倍频程，然后将各渐近线叠加起来，完整曲线在垂直方向上的平移取决于传输函数常数因子的分贝（dB）数。

例题 E.1　放大器的电压传输函数为

$$T(s)=\frac{10s}{(1+s/10^2)(1+s/10^5)}$$

求极点和零点，画出幅频特性波特图，并求出频率 $\omega=10\,\text{rad/s}$，$10^3\,\text{rad/s}$，$10^6\,\text{rad/s}$ 时的近似幅度值。

解：各零点位置：一个位于 $s=0$，一个位于 $s=\infty$。各极点位置：一个位于 $s=-10^2\,\text{rad/s}$，一个位于 $s=-10^5\,\text{rad/s}$。

图 E.2 给出的是输出函数的不同因子的渐近波特图，曲线 1 是一条直线，斜率为+20 dB/十倍频程，经过 $\omega=1\,\text{rad/s}$ 的频率点，这是对应于分子为 s 这一项（即 $s=0$ 的零点）的渐近波特图。极点 $s=-10^2\,\text{rad/s}$ 对应曲线 2，它包含两条渐近线，交于 $\omega=10^2\,\text{rad/s}$。同样，极点 $s=-10^5\,\text{rad/s}$ 对应于曲线 3，其中交点位于 $\omega=10^5\,\text{rad/s}$。最后，曲线 4 表示常数因子 10 对应的分贝（dB）数。

把这四条曲线相加就得到了放大器增益的渐近波特图（曲线 5）。我们注意到两个极点离得相当远，所以增益在 10^2~10^5 rad/s 的范围内非常接近于 10^3（60 dB），在两个角频率上（10^2 rad/s 和 10^5 rad/s），增益比 60 dB 将近低 3 dB。在三个特殊频率点上，从波特图上得到的近似值和从传输函数得到的精确值如下表所示：

ω	近似增益值	精确增益值
10	40 dB	39.96 dB
10^3	60 dB	59.96 dB
10^6	40 dB	39.96 dB



图 E.2　例题 E.1 的波特图　■

接下来讨论相频波特图。图 E.3 给出的是相频特性形式为 $\tan^{-1}(\omega/a)$ 的相频曲线，假设 a 是负数。图中也给出了反正切函数曲线的直线逼近。渐近线包括三条直线：第一条是位于 $\phi=0$ 的水平线，它终止于 $\omega=0.1|a|$；第二条是斜率为–45° /十倍频程的直线，它从 $\omega=0.1|a|$ 开始，终止于 $\omega=10|a|$；第三条是斜率等于 0、数值为–90° 的水平线。完整的相频响应曲线需将所有极点和零点因子的相频曲线叠加起来。

$$\tan^{-1}\left(\frac{\omega}{a}\right)$$



图 E.3　典型相位因子 $\tan^{-1}(\omega/a)$ 的波特图，其中 a 是负数

例题 E.2　求例题 E.1 的放大器的相频特性波特图。

解：位于 $s=0$ 的零点会产生一条相角等于+90° 的水平线，如图 E.4 中的曲线 1。

极点 $s=-10^2$ rad/s 给出的相位函数是

$$\phi_1=-\tan^{-1}\frac{\omega}{10^2}$$

（前面的负号表示这是一项极点因子。）对应的相频曲线如图 E.4 所示的曲线 2，极点 $s=-10^5$ rad/s 给出的相位函数是

$$\phi_2 = -\tan^{-1}\frac{\omega}{10^5}$$

它的渐近曲线如图 E.4 所示的曲线 3。整个相频特性响应（曲线 4）是将上述三条渐近曲线直接叠加后得到的。我们看到在 100 rad/s 的频率点上相角超前 45°，而在 10^5 rad/s 的频率点上，相角滞后 45°。



图 E.4 例题 E.2 的相频波特图 ■

E.4 重要说明

要画出波特图，最方便的方法是先把传输函数写成形如（1 + *s*/*a*）的乘积项的形式，然后直接应用图 E.1 和图 E.2 以及两个例题的相关内容。

习题

E.1 求图 PE.1 所示电路的传输函数 $T(s) = V_o(s)/V_i(s)$。这是 STC 网络吗？如果是，是什么类型的？当 $C_1 = C_2 = 0.5\mu F$，$R = 100\ k\Omega$ 的时候，求零点和极点，并画出幅频和相频波特图。

D*E.2 （a）求图 PE.2 所示的 STC 网络的电压传输函数 $T(s) = V_o(s)/V_i(s)$。



图 PE.1



图 PE.2

（b）在该电路中，电容 C 用于将信号源内阻为 R_s 的电压源 V_s 耦合到负载 R_L 上。如果 R_s = 10 kΩ，设计电路参数 R_L 和 C 的值（只保留 1 位有效位）以满足以下要求。

（i）负载电阻尽可能地小。

（ii）高频时输出信号至少要达到输入信号的 70%。

（iii）10 Hz 时输出信号至少要达到输入信号的 10%。

E.3　有两个由 RC 电路组成的 STC 网络，每一个都有一个 100 rad/s 的极点频率，最大增益均为单位 1，将它们和一个单位增益的缓冲器级联起来并保证两个 STC 网络相互独立。根据可能的组合（低通和高通），求：（i）相应的传输函数；（ii）10 rad/s 处的电压增益；（iii）100 rad/s 处的电压增益；（iv）1000 rad/s 处的电压增益。

E.4　设计式（E.5）的传输函数中的参数 a_1 和 ω_0，使得高频时的电压增益为 10 V/V，10 Hz 时的电压增益为 1 V/V。

E.5　放大器具有低通 STC 电路的频率响应。直流时的幅度增益为 20 dB，100 kHz 时的增益为 0 dB，求角频率、增益为 19 dB 时的频率及相角为–6° 时的频率。

E.6　传输函数的极点为（–5），（$-7+j10$）和（–20），零点为（$-1-j20$）。因为该传输函数代表的是实际电路，因此一定还有其他的零点和极点，求出这些零点和极点。

E.7　放大器的电压传输函数为 $T(s)=10^6 s/(s+10)(s+10^3)$。将其转换为便于画出波特图的形式［即将其改写成（$1+s/a$）的若干因子的乘积形式］。画出幅频波特图，并利用该波特图近似估算下列频率点上的增益值：1 rad/s，10 rad/s，10^2 rad/s，10^3 rad/s，10^4 rad/s 和 10^5 rad/s。在 10 rad/s 和 10^3 rad/s 上的实际值是多少？

E.8　画出习题 E.7 的放大器的相频波特图。估算下列频率点上的相角值：1 rad/s，10 rad/s，10^2 rad/s，10^3 rad/s，10^4 rad/s 和 10^5 rad/s。为了进行比较，计算频率 1 rad/s，10 rad/s，100 rad/s 上的实际相角值。

E.9　一个传输函数的零点和极点如下：一个零点位于 $s=0$，另一个零点位于 $s=\infty$；一个极点位于 $s=-100$，另一个极点位于 $s=-10^6$。在频率 $\omega=10^4\,\text{rad/s}$ 处，传输函数的幅度是 100。求传输函数 $T(s)$并画出幅频波特图。

E.10　画出以下传输函数的幅频和相频波特图：

$$T(s)=\frac{10^4(1+s/10^5)}{(1+s/10^3)(1+s/10^4)}$$

根据所画的图形，求频率 $\omega=10^6\,\text{rad/s}$ 的近似幅度值和相角。如果从传输函数的表达式中求解，精确值应该是多少？

E.11　放大器的电压传输函数为 $T(s)=10s^2/(1+s/10)(1+s/100)(1+s/10^6)$。求零点和极点，画出用分贝（dB）表示的增益与对数频率的曲线，估算以下频率点上的增益值：10^0 rad/s，10^3 rad/s，10^5 rad/s 和 10^7 rad/s。

E.12　直接耦合差分放大器的差模增益为 100 V/V，极点频率是 10^6 rad/s 和 10^8 rad/s，共模增益是 10^{-3} V/V，一个零点频率是 10^4 rad/s，一个极点频率是 10^8 rad/s。画出差模增益、共模增益以及 CMRR 的幅频波特图。频率为 10^7 rad/s 时的 CMRR 是多少？（提示：幅度的除法对应于对数之间的减法。）

附录F 参考文献

电子电路的通用教材

E.F. Angelo Jr., *Electronics: BJTs, FETs, and Microcircuits,* New York: McGraw-Hill, 1969.

S.B. Burns and P.R. Bond, *Principles of Electronic Circuits,* St. Paul: West, 1987.

M.S. Ghausi, *Electronic Devices and Circuits: Discrete and Integrated,* New York: Holt, Rinehart and Winston, 1985.

P.E. Gray and C.L. Searle, *Electronic Principles,* New York: Wiley, 1969.

A.R. Hambley, *Electronics, 2nd ed.,* Upper Saddle River, NJ: Prentice-Hall, 1999.

W.H. Hayt and G.W. Neudeck, *Electronic Circuit Analysis and Design, 2nd ed.,* Boston: Houghton Mifflin Co., 1984.

C.A. Holt, *Electronic Circuits,* New York: Wiley, 1978.

M.N. Horenstein, *Microelectronic Circuits and Devices, 2nd ed.,* Englewood Cliffs, NJ: Prentice-Hall, 1995.

R.T. Howe and C.G. Sodini, *Microelectronics—An Integrated Approach,* Englewood Cliffs, NJ: Prentice-Hall, 1997.

R.C. Jaeger and T.N. Blalock, *Microelectronic Circuit Design, 2nd ed.,* New York: McGraw-Hill, 2004.

N.R. Malik, *Electronic Circuits: Analysis, Simulation, and Design,* Englewood Cliffs, NJ: Prentice-Hall, 1995.

J. Millman and A. Grabel, *Microelectronics, 2nd ed.,* New York: McGraw-Hill, 1987.

D.A. Neamen, *Electronic Circuit Analysis and Design, 2nd ed.,* New York: McGraw-Hill, 2001.

M.H. Rashid, *Microelectronic Circuits: Analysis and Design,* Boston: PWS, 1999.

D.L. Schilling and C. Belove, *Electronic Circuits, 2nd ed.,* New York: McGraw-Hill, 1979.

R.A. Spencer and M.S. Ghausi, *Introduction to Electronic Circuit Design,* Upper Saddle River, NJ: Pearson Education Inc. (Prentice-Hall), 2003.

电路与系统分析

L.S. Bobrow, *Elementary Linear Circuit Analysis, 2nd ed.,* New York: Holt, Rinehart and Winston, 1987.

A.M. Davis, *Linear Circuit Analysis,* Boston, MA: PWS Publishing Company, 1998.

S.S. Haykin, *Active Network Theory,* Reading, MA: Addison-Wesley, 1970.

W.H. Hayt, G.E. Kemmerly, and S.M. Durbin, *Engineering Circuit Analysis, 6th ed.,* New York: McGraw-Hill, 2003.

D. Irwin, *Basic Engineering Circuit Analysis, 7th ed.,* New York: Wiley, 2001.

B.P. Lathi, *Linear Systems and Signals,* New York: Oxford University Press, 1992.

J.W. Nilsson and S. Riedel, *Electronic Circuits, 6th ed.,* Revised Printing, Upper Saddle River, NJ: Prentice-Hall, 2001.

器件与 IC 制造

R.S.C. Cobbold, *Theory and Applications of Field Effect Transistors,* New York: Wiley, 1969.

I. Getreu, *Modeling the Bipolar Transistor,* Beaverton, OR: Teletronix, Inc., 1976.

R.S. Muller and T.I. Kamins, *Device Electronics for Integrated Circuits, 3rd ed.,* New York: Wiley, 2003.

J.D. Plummer, M.D. Deal, and P.B. Griffin, *Silicon VLSI Technology,* Upper Saddle River, NJ: Prentice-Hall, 2000.

D.L. Pulfrey and N.G. Tarr, *Introduction to Micro-electronic Devices,* Englewood Cliffs, NJ: Prentice-Hall, 1989.

C.L. Searle, A.R. Boothroyd, E.J. Angelo, Jr., P.E. Gray, and D.O. Pederson, *Elementary Circuit Properties of Transistors,* Vol. 3 of the SEEC Series, New York: Wiley, 1964.

B.G. Streetman and S. Banerjee, *Solid-State Electronic Devices, 5th ed.,* Upper Saddle River, NJ: Prentice-Hall, 2000.

Y. Tsividis, *Operation and Modeling of the MOS Transistor, 2nd ed.,* New York: Oxford University Press, 1999.

差分放大器

G.B. Clayton, *Experimenting with Operational Amplifiers,* London: Macmillan, 1975.

G.B. Clayton, *Operational Amplifiers, 2nd ed.,* London: Newnes-Butterworths, 1979.

S. Franco, *Design with Operational Amplifiers and Analog Integrated Circuits, 3rd ed.,* New York: McGraw-Hill, 2001.

J.G. Graeme, G.E. Tobey, and L.P. Huelsman, *Operational Amplifiers: Design and Applications,* New York: McGraw-Hill, 1971.

W. Jung, *IC Op Amp Cookbook,* Indianapolis: Howard Sams, 1974.

E.J. Kennedy, *Operational Amplifier Circuits: Theory and Applications,* New York: Holt, Rinehart and Winston, 1988.

J.K. Roberge, *Operational Amplifiers: Theory and Practice,* New York: Wiley, 1975.

J.L. Smith, *Modern Operational Circuit Design,* New York: Wiley-Interscience, 1971.

J.V. Wait, L.P. Huelsman, and G.A. Korn, *Introduction to Operational Amplifiers Theory and Applications,* New York: McGraw-Hill, 1975.

模拟电路

P.E. Allen and D.R. Holberg, *CMOS Analog Circuit Design, 2nd ed.,* New York: Oxford University Press, 2002.

K. Bult, *Transistor-Level Analog IC Design.* Notes for a short course organized by Mead, Ecole Polytechnique Féderal De Lausanne, 2002.

R.L. Geiyer, P.E. Allen, and N.R. Strader, *VLSI Design Techniques for Analog and Digital Circuits,* New York: McGraw-Hill, 1990.

P.R. Gray, P.J. Hurst, S.H. Lewis, and R.G. Meyer, *Analysis and Design of Analog Integrated Circuits, 4th ed.,* New York: Wiley, 2001.

A.B. Grebene, *Bipolar and MOS Analog Integrated Circuit Design,* New York: Wiley, 1984.

R. Gregorian and G.C. Temes, *Analog MOS Integrated Circuits for Signal Processing,* New York: Wiley, 1986.

IEEE Journal of Solid-State Circuits, a monthly publication of the IEEE.

D.A. Johns and K. Martin, *Analog Integrated Circuit Design,* New York: Wiley, 1997.

K. Laker and W. Sansen, *Design for Analog Integrated Circuits and Systems,* New York: McGraw-Hill, 1999.

H.S. Lee, "Analog Design," Chapter 8 in *BiCMOS Technology and Applications,* A.R. Alvarez, editor, Boston: Kluwer Academic Publishers, 1989.

B. Razavi, *Design of Analog CMOS Integrated Circuits,* New York: McGraw-Hill, 2001.

J.K. Roberge, *Operational Amplifiers: Theory and Practice,* New York: Wiley, 1975.

S. Rosenstark, *Feedback Amplifier Principles,* New York: Macmillan, 1986.

A.S. Sedra and G.W. Roberts, "Current Conveyor Theory and Practice," Chapter 3 in *Analogue IC Design: The Current-Mode Approach*, C. Toomazon, F.J. Lidgey, and D.G. Haigh, editors, London: Peter Peregrinus, 1990.

R. Severns, editor, *MOSPOWER Applications Handbook*, Santa Clara, CA: Siliconix, 1984.

Texas Instruments, Inc., *Power Transistor and TTL Integrated-Circuit Applications*, New York: McGraw-Hill, 1977.

S. Soelof, *Applications of Analog Integrated Circuits*, Englewood Cliffs, NJ: Prentice-Hall, 1985.

National Semiconductor Corporation, Audio/Radio Handbook, Santa Clara, CA: National Semiconductor Corporation, 1980.

J.M. Steininger, "Understanding wideband MOS transistors," *IEEE Circuits and Devices*, Vol. 6, No. 3, pp. 26–31, May 1990.

数字电路

A.R. Alverez, editor, *BiCMOS Technology and Applications, 2nd ed.*, Boston: Kluwer, 1993.

S.H.K Embabi, A. Bellaour, M.I. Elmasry, *Digital BiCMOS Integrated Circuit Design*, Boston: Kluwer, 1993.

M.J. Elmasry, editor, *Digital MOS Integrated Circuits*, New York: IEEE Press, 1981. Also, *Digital MOS Integrated Circuits II*, 1992.

D.A. Hodges and H.G. Jackson, *Analysis and Design of Digital Integrated Circuits, 2nd ed.*, New York: McGraw-Hill, 1988.

IEEE Journal of Solid-State Circuits, a monthly publication of the IEEE.

S.M. Kang and Y. Leblebici, *CMOS Digital Integrated Circuits, 3rd ed.*, New York: McGraw-Hill, 2003.

R. Littauer, *Pulse Electronics*, New York: McGraw-Hill, 1965.

K. Martin, *Digital Integrated Circuit Design*, New York: Oxford University Press, 2000.

J. Millman and H. Taub, *Pulse, Digital, and Switching Waveforms*, New York: McGraw-Hill, 1965.

Motorola, *MECL Device Data*, Phoenix, AZ: Motorola Semiconductor Products, Inc., 1989.

Motorola, *MECL System Design Handbook*, Phoenix, AZ: Motorola Semiconductor Products, Inc., 1988.

J.M. Rabaey, *Digital Integrated Circuits*, Englewood Cliffs, NJ: Prentice-Hall, 1996. Note: Also a 2nd ed., with A. Chandrakasan and B. Nikolic, appeared in 2003.

L. Strauss, *Wave Generation and Shaping, 2nd ed.*, New York: McGraw-Hill, 1970.

H. Taub and D. Schilling, *Digital Integrated Electronics*, New York: McGraw-Hill, 1977.

N. Weste and K. Eshraghian, *Principles of CMOS VLSI Design*, Reading, MA: Addison-Wesley, 1985 and 1993.

滤波器与调谐放大器

P.E. Allen and E. Sanchez-Sinencio, *Switched-Capacitor Circuits*, New York: Van Nostrand Reinhold, 1984.

K.K. Clarke and D.T. Hess, *Communication Circuits: Analysis and Design*, Ch. 6, Reading, MA: Addison Wesley, 1971.

G. Daryanani, *Principles of Active Network Synthesis and Design*, New York: Wiley, 1976.

R. Gregorian and G.C. Temes, *Analog MOS Integrated Circuits for Signal Processing*, New York: Wiley-Interscience, 1986.

C. Ouslis and A. Sedra, "Designing custom filters," *IEEE Circuits and Devices*, May 1995, pp. 29–37.

S.K. Mitra and C.F. Kurth, editors, *Miniaturized and Integrated Filters*, New York: Wiley-Interscience, 1989.

R. Schaumann, M.S. Ghausi, and K.R. Laker, *Design of Analog Filters*, Englewood Cliffs, NJ: Prentice-Hall, 1990.

R. Schaumann, M. Soderstand, and K. Laker, editors, *Modern Active Filter Design*, New York: IEEE Press, 1981.

R. Schaumann and M.E. Van Valkenburg, *Design of Analog Filters*, New York: Oxford University Press, 2001.

A.S. Sedra, "Switched-capacitor filter synthesis," in *MOS VLSI Circuits for Telecommunications*, Y. Tsividis and P. Antognetti, editors, Englewood Cliffs, NJ: Prentice-Hall, 1985.

A.S. Sedra and P.O. Brackett, *Filter Theory and Design: Active and Passive*, Portland, OR: Matrix, 1978.

M.E. Van Valkenburg, *Analog Filter Design*, New York: Holt, Rinehart and Winston, 1981.

A.I. Zverev, *Handbook of Filter Synthesis*, New York: Wiley, 1967.

SPICE

M.E. Herniter, *Schematic Capture with Cadence PSpice, 2nd ed.*, NJ: Prentice-Hall, 2003.

G. Massobrio and P. Antognetti, *Semiconductor Device Modeling with SPICE, 2nd ed.*, New York: McGraw-Hill, 1993.

G.W. Roberts and A.S. Sedra, *SPICE*, New York: Oxford University Press, 1992 and 1997.

J.A. Svoboda, *PSpice for Linear Circuits*, New York: Wiley, 2002.

P.W. Tuinenga, *SPICE: A Guide To Circuit Simulation & Analysis Using PSpice, 2nd ed.*, NJ: Prentice-Hall, 1992.

附录 G　标准电阻值与单位前缀

分立元件电阻得到的是标准值。表 G.1 给出的是与标准值有 5%容差和 1%容差的倍增因子。即千欧级的 5%电阻，因此可以找到电阻值是 1.0，1.1，1.2，1.3，1.5，...的电阻。在同样的范围中，1%容差的千欧级电阻值是 1.00，1.02，1.05，1.07，1.10，...。

表 G.1　标准电阻值

	1%电阻值(kΩ)			
5%电阻值 (kΩ)	100~174	178~309	316~-549	562~976
10	100	178	316	562
11	102	182	324	576
12	105	187	332	590
13	107	191	340	604
15	110	196	348	619
16	113	200	357	634
18	115	205	365	649
20	118	210	374	665
22	121	215	383	681
24	124	221	392	698
27	127	226	402	715
30	130	232	412	732
33	133	237	422	750
36	137	243	432	768
39	140	249	442	787
43	143	255	453	806
47	147	261	464	825
51	150	267	475	845
56	154	274	487	866
62	158	280	499	887
68	162	287	511	909
75	165	294	523	931
82	169	301	536	953
91	174	309	549	976

表 G.2 给出的是本书和所有现代英文著作中使用的国际单位的前缀。

表 G.2　国际单位的前缀

名称	符号	因子
毫微微	f	$\times 10^{-15}$
微微	p	$\times 10^{-12}$
毫微	n	$\times 10^{-9}$
微	μ	$\times 10^{-6}$
毫	m	$\times 10^{-3}$
千	k	$\times 10^{3}$
兆	M	$\times 10^{6}$
吉	G	$\times 10^{9}$
太	T	$\times 10^{12}$
拍	P	$\times 10^{15}$

附录 H　部分习题答案

第 10 章

10.1 1.5 V; 1.5 V; 1.5 V; 0 V; 3 V; I.5 V; 1.5 V; ∞　10.3 0.35 ~ 0.45 V; 0.75 ~ 0.85 V; 0 V; 1 .2 V; 0.45 ~ 0.35 V; 0.35 ~ 0.45 V　10.4 (a) t_{PLH} = 1.6 ns, t_{PHL} = 0.8 ns; (b) C = 1.43 pF; (c) C_o = 0.86 pF, C_i = 0.57 pF 10.6 0.436; 1.48 mW　10.7 最高工作频率按下列倍数下降：(a) 0.66, (b) 0.44。两种情况下的 DP 均下降 0.44 倍　10.9 器件尺寸的变化对性能参数的改变因数为：0.81, 1.11, 0.86, 0.77, 1.30, 1.11, 0.86, 1.60.　10.14 9.1 mV; 50 mV　10.19 106 fF; 68.5 ps　10.26 24　10.33 $p_A=p$; $p_B=p_C=p_D=2p$; $n_A = n_B=2n$; $n_C=n_D=2(2n) = 4n$　10.35 尺寸合适, t_{PHL} 是最小尺寸情况下的 1/4; t_{PLH} 不变　10.38 (a) 0.69 CR_D; (b) 0.5 CR_D, 下降 27.5%　10.39 1.152; 1.76 V; 3.25 V; 2.70 V; +5.0 V; 0.58 V; 1.75 V; 1.18 V 10.40 2.4 fF; 10.5 fF; 63.5 ps; 41.2 ps; 52.4 ps; 9.6 fF; 24.0 fF; 72.5 ps; 72.5 ps; 72.5 ps　10.41 r ≃ 2; $NM_{L\max}$ 1.28 V　10.43 1.33; 0.92 V　10.53 (a) 1.62 V; 1.16 V; 15.3μA; 351.61μA; 183μA; 177 ps 10.60 0.67 V; 1.25 V　10.62 1.1 GHz

第 11 章

11.1 2.16 V; 0.93; 1.86　11.3 6　11.11 10.4 μs; 9.8 V; 5.7 V; ≃ 0.1 V; 21.5 mA; 源电流可达 21 mA (若 R_{on} = 200 Ω), 但是 G_1 被限制为更低的权值　11.13 (a) 1.39 CR; (b) 10 kΩ; 721 pF　11.14 97.2% 11.18 16 位　11.19 1024; 1024; 4000 pF; 225 pF; 220 fF/b; 2.8 倍　11.20 0.3μm^2; 0.39μm × 0.78 μm 11.21 60%　11.22 4; 12; 28　11.27 32 Mb　11.29 2 pA　11.30 1.589 mA/V; 11.36 μm; 34.1 μm; 1.56 ns 11.31 0.68 mA/V; 0.48 V; 0.21 V; 50%; 7.5 ns　11.32 (b) 2; (c) 1.46　11.34 9; 512; 18; 4608 NMOS 与 512 PMOS 晶体管　11.35 9; 1024; 4608; 512; 5641; 521　11.36 262144; 9; 1022　11.39 2.42 ns;22 ns, 3.16 V; 1.9 ns　11.41 33.3 MHz; 输出为高的时间为 13 ns; 输出为低的时间为 17 ns　11.44 0.329 V/V; 8.94 V/V; 0.368 V/V　11.45 (a) −1.375 V, −1.265 V; (b) −1.493 V, −1.147 V　11.47 21.2　11.49 7 cm 11.51 $(W/L)_p$ = 5 μm/1 μm; 6.5 mA　11.52 2.32 V; 3.88 mA　11.53 对于 R_1: 50%; 36.5 kΩ; 20%; 91.1 kΩ; 对于 R_2: 50%; 6.70 kΩ; 20%; 16.7 kΩ; 50%; R_1/R_2 = 5.45; 20%; R_1/R_2 = 5.45　11.54 83.2 ps; 50.7 ps; 67.0 ps　11.56 $(W/L)_{Q_{NA}} = (W/L)_{Q_{NB}} = 2(W/L)_{Q_N}$; $(W/L)_{Q_{PA}} = (W/L)_{Q_{PB}} = (W/L)_{Q_P}$

第 12 章

12.1 1 V/V, 0°, 0 dB, 0 dB
0.894 V/V, −26.6°, −0.97 dB, 0.97 dB
0.707 V/V, −45.0°, −3.01 dB, 3.01 dB
0.447 V/V, −63.4°, −6.99 dB, 6.99 dB
0.196 V/V, −78.7°, −14.1 dB, 14.1 dB
0.100 V/V, −84.3°, −20.0 dB, 20.0 dB
0.010 V/V, −89.4°, −40.0 dB, 40.0 dB
12.3 1.000; 0.944; 0.010　12.5 0.509 rad/s; 3 rad/s; 5.90
12.8 $T(s) = 10^{15}/[(s+10^3)(s^2+618s+10^6)(s^2+1618s+10^6)]$, 低通; $T(s) = s^5/[(s+10^3)(s^2+618s+10^6)(s^2+1618s$

$+10^6$)], 高通　12.9 $T(s)=0.2225\,(s^2+4)/[(s+1)(s^2+s+0.89)]$　12.11 $T(s)=0.5/[(s+1)(s^2+s+1)$; 极点位于 $s=-1, -\frac{1}{2}\pm j\sqrt{3}/2$, 3 零点位于 $s=\infty$　12.13 28.6 dB　12.15 $N=5$; $f_0=10.55$ kHz, −108°, −144°, −180°, −216°, −252°;　$p_1=-20.484\times10^3+j63.043\times10^3$ (rad/s), $p_2=-53.628\times10^3+j38.963\times10^3$ (rad/s), $p_3=-\omega_0=-66.288\times10^3$ rad/s, $p_4=-53.628\times10^3-j38.963\times10^3$ (rad/s), $p_5=-20.484\times10^3-j63.043\times10^3$ (rad/s); $T(s)=\omega_0^5/[(s+\omega_0)(s^2+1.618\omega_0 s+\omega_0^2)(s^2+0.618\omega_0 s+\omega_0^2)]$; 2.78 dB　12.19 $R_1=10$ kΩ; $R_2=100$ kΩ; $C=159$ pF　12.21 $R_1=1$ kΩ; $R_2=1$ kΩ; $C_1=0.159\,\mu$F; $C_2=1.59$ nF; 高频增益 = −100 V/V　12.23 $T(s)=(1-RCs)/(1+RCs)$; 2.68 kΩ, 5.77 kΩ 10 kΩ, 17.3 kΩ, 37.3 kΩ　12.25 $T(s)=10^6/(s^2+10^3 s+10^6)$; 707 rad/s; 1.16 V/V　12.27 $R=4.59$ kΩ; $R_1=10$ kΩ　12.28 $T(s)=s^2/(s^2+s+1)$　12.30 $T(s)=(s^2+1.42\times10^5)/(s^2+375s+1.42\times10^5)$　12.33 $L=0.5$ H; $C=20$ nF　12.35 $V_o(s)/V_i(s)=s^2/(s^2+s/RC+1/LC)$　12.37 将 R 分为两部分, $2R$ 留在原处, $2R$ 接在输出和地之间　12.39 $L_1/L_2=0.235$; $|T|=L_2/(L_1+L_2)$; $|T|=1$　12.40 对所有晶体管为 10 kΩ, C_4 是: (a) 0.1 μF, (b) 0.01 μF, (c) 1000 pF; 对 $R_5=100$ kΩ且 $R_1=R_2=R_3=10$ kΩ, C_4 是(a) 0.01 μF, (b) 1000 pF, (c) 100 pF　12.43 $R_1=R_2=R_3=R_5=3979$ Ω; $R_6=39.79$ kΩ; $C_{61}=6.4$ nF; $C_{62}=3.6$ nF　12.44 $C_4=C_6=1$ nF; $R_1=R_2=R_3=R_5=R_6=r_1=r_2=159$ kΩ　12.48 (a) $T(s)=0.451\times10^4(s^2+1.70\times10^8)/[(s+0.729\times10^4)(s^2+0.279\times10^4 s+1.05\times10^8)]$; (b) 对 LP 部分: $C=10$ nF, $R_1=R_2=13.7$ kΩ; 对 LPN 部分: $C=10$ nF, $R_1=R_2=R_3=R_5=9.76$ kΩ, $R_6=35.9$ kΩ, $C_{61}=6.18$ nF, $C_{62}=3.82$ nF　12.49 $C=10$ nF; $R=15.9$ kΩ; $R_1=R_f=10$ kΩ; $R_2=10$ kΩ; $R_3=390$ kΩ; 39 V/V　12.51 ±1%　12.53 (a) 只对 ω_z, 改变 C_1 和 r 或 R_3, 或改变 R_2 和 r 或 R_3; R_2 和 R_3 更好; (b) 只对 Q_z 只改变 r, 或只改变 R_3　12.55 $R_3=141.4$ kΩ; $R_4=70.7$ kΩ　12.57 $T(s)=-(16s/RC)/[s^2+2s/RC+16/(RC)^2]$; 带通; $\omega_0=4/RC$; $Q=2$; 中心频率增益 = 8 V/V　12.59 $T(s)=s^2/[s^2+(C_1+C_2)s/R_3C_1C_2+1/R_4R_3C_1C_2]$; 高通; 高频增益 = 1 V/V; $R_3=141.4$ kΩ; $R_4=70.7$ kΩ　12.60 对一阶部分: $C_1=3.18$ nF; 对 S 和 K 部分, 接地电容和悬浮电容分别为: $C_2=984$ pF 和 $C_3=10.3$ nF; 对另一个 S 和 K 部分, 相应的电容分别是 $C_4=2.57$ nF 和 $C_5=3.93$ nF　12.62 ω_0 对 R, L, C 的灵敏度分别为 0, $-\frac{1}{2}$, $-\frac{1}{2}$, Q 的灵敏度分别是 1, $-\frac{1}{2}$, $\frac{1}{2}$

第 13 章

13.1 (a) $\omega=\omega_0$, $AK=1$; (b) $d\phi/d\omega$ 在 $\omega=\omega_0$ 处是 $-2Q/\omega_0$; (c) $\Delta\omega_0/\omega_0=-\Delta\phi/2Q$　13.3 对同相输入端, 将 LC 连接到地, 把 R 连到输出; $A=1+R_2/R_1\geqslant1.0$; 采用 $R_1=10$ kΩ, $R_2=100$ Ω (比方说); $\omega_0=1/\sqrt{LC}$ (a) $-\frac{1}{2}$ %; (b) $-\frac{1}{2}$ %; (c) 0%　13.5 最小增益为 20 dB; 相移是 180°　13.6 用 $R_2=R_5=10$ kΩ; $R_3=R_4=5$ kΩ; $R_1=50$ kΩ　13.9 $V_a(s)/V_o(s)=(s/RC)/[s^2+3s/RC+1/R^2C^2]$; 振幅等于 0 时 $s=0$, $s=\infty$; $\omega_0=1/RC$; $Q=\frac{1}{3}$; 增益出现在 $\omega_0=\frac{1}{3}$　13.10 $\omega=1.16/CR$　13.12 $R_3=R_6=6.5$ kΩ; $v_O=2.08$ V (峰-峰)　13.13 $L(s)=(1+R_2/R_1)(s/RC)/[s^2+s^3/RC+1/R^2C^2]$; $L(j\omega)=(1+R_2/R_1)/[3-j(1/\omega RC-\omega RC)]$; $\omega=1/RC$; 对于振荡, $R_2/R_1=2$　13.15 20.3 V　13.17 $A\beta(s)=-(R_f/R)/[1+6/RCs+5/R^2C^2s^2+1/R^3C^3s^3]$; $R_f=29R$; $f_0=0.065/RC$　13.21 对电路 (a), (b), (d), 特征方程为: $C_1C_2Ls^3+(C_2L/R_L)s^2+(C_1+C_2)s+1/R_L+g_m=0$; $\omega_0=[(C_1+C_2)/C_1C_2L]^{1/2}$; $g_mR_L=C_2/C_1$; 对电路(c): $LC_1C_2s^3+(C_1L/R_L)s^2+(C_1+C_2)s+1/R_L+g_m=0$; $\omega_0=[(C_1+C_2)/C_1C_2L]^{1/2}$; $g_mR_L=C_1/C_2$.　13.23 从 2.016 12 MHz 到 2.017 24 MHz.　13.25 (a) $V_{TL}=V_R(1+R_1/R_2)-L_+R_1/R_2$, $V_{TH}=V_R(1+R_1/R_2)-L_-R_1/R_2$; (b) $R_2=200$ kΩ, $V_R=0.0476$ V.　13.28 (a) +12 V 或 −12 V; (b) 频率为 f 幅度为 +12 V 的对称方波, 滞后输入 65.4°。平均最大偏移为 0.1 V　13.29 $V_Z=6.8$ V; $R_1=R_2=37.5$ kΩ; $R=4.1$ kΩ　13.31 $V_Z=3.6$ V, $R_2=6.67$ kΩ; $R=50$ kΩ; $R_1=24$ kΩ, $R_2=27$ kΩ.　13.33 $V_Z=6.8$ V; $R_1=R_2=R_3=R_4=R_5=R_6=100$ kΩ; $R_7=5.0$ kΩ; 输出是对称三角波, 其半周期为 50 μs, 峰值为±7.5 V　13.35 96 μs　13.36 $R_1=R_2=100$ kΩ; $R_3=134.1$ kΩ; $R_4=470$ kΩ; 6.5 V; 61.8 μs.　13.38 (a) 9.1 kΩ; (b) 13.3 V　13.39 $R_A=21.3$ kΩ; $R_B=10.7$ kΩ　13.41 $V=1.0996$ V; $R=400$ Ω; 下表各列为 v_O, θ, $0.7\sin\theta$, 误差 %:

0.70 V,　90°　, 0.700 V,　0%;

0.65 V, 63.6° , 0.627 V, 3.7%;
0.60 V, 52.4° , 0.554 V, 8.2%;
0.55 V, 46.1° , 0.504 V, 9.1%;
0.50 V, 41.3° , 0.462 V, 8.3%;
0.40 V, 32.8° , 0.379 V, 5.6%;
0.30 V, 24.6° , 0.291 V, 3.1%;
0.20 V, 16.4° , 0.197 V, 1.5%;
0.10 V, 8.2° ,0.100 V, 0%;
0.00 V, 0° , 0.0 V, 0%.

13.42 ±2.5 V 13.45 下表各列为：电路 v_O/V_T，电路 v_I/V_T，理想电路 v_O/V_T，与理想电路的误差%：

0.250, 0.451, 0.259, –3.6%
0.500, 0.905, 0.517, –3.4%
1.000, 1.847, 1.030, –2.9%
1.500, 2.886, 1.535, –2.3%
2.000, 4.197, 2.035, –1.7%
2.400, 6.292, 2.413, –0.6%
2.420, 6.539, 2.420, 0.0%

13.47 $R_1 = R_2 = 10\,k\Omega$ (比方说); 3.18 V 13.49 $R_1 = 1\,M\Omega$; $R_2 = 1\,M\Omega$; $R_3 = 45\,k\Omega$; $R_4 = 1\,M\Omega$; $C = 0.16\,\mu F$（角频率为 1 Hz） 13.53 采用同相输入端接 v_A 的运放，LED 接在输出端和反相输入端之间，电阻 R 接在反相输入端和地之间; $I_{LED} = v_A/R$ 13.54 $i_M = C\,|dv/dt|$; $C = 2.65\,\mu F$; $i_{M120} = 2i_{M60}$; $i_{M180} = 3i_{M60}$; 作为输入幅度固定的线性频率计，电容 C 与波形幅度的变化有关; 1.272 mA 13.55 10 mV, 20 mV, 100 mV; 50 个脉冲, 100 个脉冲, 200 个脉冲

第 14 章

14.1 上限（适用于所有情况）: 4.7 V, 5.4 V; 下限: –4.3 V, –3.6 V; –2.15 V, –1.45 V 14.4 152 Ω; 0.998 V/V; 0.996 V/V; 0.978 V/V; 2% 14.6 $V_{CC}I$ 14.9 5 V 14.11 4 V; 12.8%; 11.1 kΩ 14.13 5.0 V 的峰值; 3.18 V 的峰值; 3.425 Ω; 4.83 Ω; 3.65 W; 0.647 W 14.15 $\hat{V}_o^2/R_L$; $V_{SS}\hat{V}_o/R_L$; $\hat{V}_o/V_{SS}$; 100%; V_{SS}; V_{SS}^2/R_L; $V_{SS}/2$; 50% 14.17 2.5 V 14.19 12.5 14.21 20.7 mA;788 mW; 7.9℃; 37.6 mA 14.23 1.34 kΩ; 1.04 kΩ 14.25 50 W; 2.5 A 14.27 140℃; 0.57 V 14.29 100 W; 0.4℃/W 14.31 0.85 Ω 14.33 0 mA, 0 mA; 20 μA, 22.5 μA; –20 μA; –22.5 μA 14.35 1.96 mA; 38.4 μA; 流出基极 1 且流入基极 2; 3.4 μA; 277 kΩ; 0.94 V/V 14.37 0.033 mA; 66 mA/V;–66 V/V; 13.6 kΩ 14.39 $R_1 = 300\,k\Omega$; $R_2 = 632\,k\Omega$; 9.48 V; –10.65 V 14.41 13 Ω; 433 mV; 0.33 μA 14.43 $R_1 = 60\,k\Omega$; $R_2 = 5\,k\Omega$; 0.01 μA 14.45 $I_{E1} = I_{E2} - 17\,\mu A$; $I_{E3} = I_{E4} - 358\,\mu A$; $I_{E5} - I_{B5} = 341\,\mu A$; 10.5 V 14.47 14 V; 1.9 W; 11 V 14.49 $R_3 = R_4 = 40\,\Omega$; $R_1 = R_2 = 2.2\,k\Omega$ 14.51 40 kΩ; 50 kΩ 14.53 $L = \mu_n(v_{GS} - V_t)/U_{sat}$; 3 μm; 3 A; 1 A/V

附录 B

B.2 $h_{11} = 2.6\,k\Omega$; $h_{12} = 2.5 \times 10^{-4}$; $h_{21} = 100$; $h_{22} = 2 \times 10^{-5}$ ℧

B.3 $y_{11} = 1/r_\pi + s(C_\pi + C_\mu)$; $y_{12} = -sC_\mu$; $y_{21} = -sC_\mu + g_m$; $y_{22} = 1/r_o + sC_\mu$

附录 C

C.1 $Z_t = V_\infty/I_{sc}$ C.3 1 V, 0.90 kΩ; 0.526 V C.5 $R_{in} = (r_\pi + R_B)/(1 + g_m r_\pi)$

附录 D

D.2 $V_o(s)/V_i(s)=R_2/(R_1+R_2)$　D.4 10^5 rad/s　D.6 HP; 10 rad/s　D.7 $v_O(t)=10(1\ -e^{-t/10^{-6}}\ )$; $v_o(t)=10\,e^{-10^6 t}$

D.9 3.5 ns　D.11 –4.67 V　D.13 –6.32 V; 9.5 ms　D.15 14.4 μs

附录 E

E.1 $V_o(s)/\ V_i(s)=RC_1s/(1+sR(C_1+C_2))$; STC, $C_{eq}=C_1//C_2$; 高通; 零点在 0 Hz; 极点在 1.59 Hz

E.5 10 kHz; 5.1 kHz; 1.05 kHz　E.10 0 dB, –90°; +0.04 dB, –95.0°

微电子电路（第五版） 下册

Microelectronic Circuits, Fifth Edition

这本教材传承了建立在牢固教育学基础上的卓越和创新的标准，这也正是作者Adel S. Sedra和Kenneth C. Smith所期望的。微电子电路（第五版）的组织结构与内容都充分体现了最新技术的发展和变化，为电子电路分析和设计领域的教学提供了最新的资源。

本书特点

- 流水线式的组织结构：“必学”内容被放置在每一章的开始部分，专业性较强的内容置后。前五章可以作为一个学期讲授的引导性课程。同样，接下来的五章，可以作为第二门一学期课程的主要内容。最后四章都是很有意义的话题，可以作为前面章节的补充材料，也可以作为项目设计或者撰写论文的参考资料。
- MOSFET 和 BJT：第4章（MOSFET）和第5章（BJT）是完全重写的。虽然本版将MOSFET的内容放在前面，但是这两种器件可以按照任何次序讲解。
- 集成 MOS 和双极型放大器：第6章（单级集成电路放大器）和第7章（差分放大器与多级放大器）也是完全重写的，并以便于理解的、系统的方法引入了集成 MOS 放大器和双极型放大器的内容。
- 放大器频率响应：在需要的地方都可以找到有关放大器频率响应的内容（“即时”方法）。其中包括第4章和第5章中关于共源放大器和共射放大器的频率响应的简要介绍。

作者简介

Adel S. Sedra：沃特卢大学工程学院院长，多伦多大学前教务长。

Kenneth C. Smith：多伦多大学电气和计算机工程、计算机科学、机械工程和信息研究所的荣誉教授。

ISBN 7-121-02671-6

9 787121 026713 >

传播教育信息 共享教育资源
华信教育资源网
www.hxedu.com.cn
欢迎登录 获取优质教学资源

责任编辑：周宏敏
责任美编：毛惠庚

本书贴有激光防伪标志，凡没有防伪标志者，属盗版图书

ISBN 7-121-02671-6 定价：36.00 元